发明名称 |
一种延时锁定环电路 |
摘要 |
本发明公开了一种延时锁定环电路,它具有较高逻辑控制准确性和快速响应特性,并可以抑制由于电源波动和传输线干扰给信号质量带来的影响。该电路主要是在信号通路中插入独立的双回路(信号相位锁定环路和信号周期锁定环路)采样环路结构,利用3重信号采样方法对时钟/数据信号分别进行信号相位(迟早逻辑判断)采样/检测和信号周期(窄宽逻辑判断)采样/检测,如果判断存在偏差,通过电压控制延迟线,改变3重采样点之间的相位和间距,重新分别对信号相位和周期进行采样,直到最终锁定信号相位和周期。 |
申请公布号 |
CN1983815B |
申请公布日期 |
2011.06.01 |
申请号 |
CN200510111416.1 |
申请日期 |
2005.12.13 |
申请人 |
上海华虹NEC电子有限公司 |
发明人 |
晏颖 |
分类号 |
H03L7/00(2006.01)I;H03L7/06(2006.01)I |
主分类号 |
H03L7/00(2006.01)I |
代理机构 |
上海浦一知识产权代理有限公司 31211 |
代理人 |
丁纪铁 |
主权项 |
一种延时锁定环电路,它位于信号传输通路中,其特征在于,它包括:一个信号采样电路,它根据参考时钟,建立三个采样点,左右采样点分别表示参考时钟信号的一个周期的上升和下降沿,中间采样点为参考时钟信号一个周期的中间点,然后将三个采样点和实际数据时钟信号进行比较,判定三个采样点是否在实际数据时钟信号的同一个时钟周期,并且左右采样点的间距是否等于实际数据时钟信号的时钟周期,如果同时满足以上两个条件,则相位锁定,否则将比较结果分别输出到信号相位锁定环路和信号周期锁定环路;一个信号相位锁定环路,它对来自所述信号采样电路的信号进行判断,判断三个采样点是否在实际数据时钟信号的同一个时钟周期,如果左采样点与中间和右采样点不在同一个时钟周期或右采样点与中间和左采样点不在同一个时钟周期,则给出信号调整参考信号的三个采样点间距,使三个采样点处于实际数据时钟信号的同一个时钟周期;一个信号周期锁定环路,它对来自所述信号采样电路的信号进行判断,判断左右采样点的间距是否等于实际数据时钟信号的一个时钟周期,如果大于或小于一个时钟周期,则给出信号调整参考信号的三个采样点间距,使左右采样点间距等于实际数据时钟信号的一个时钟周期。 |
地址 |
201206 上海市浦东新区川桥路1188号 |