发明名称 半导体器件及其制造方法
摘要 本发明提供了一种半导体器件,包括:衬底;在所述衬底上形成的绝缘膜;掩埋在所述绝缘膜中的铜互连,具有多个在其表面上形成的凸起物;在所述绝缘膜和铜互连上形成的第一绝缘夹层;在所述第一绝缘夹层上形成的第二绝缘夹层;以及在所述第二绝缘夹层上形成的导电层,其中所有凸起物中最高的至少一个凸起物的顶表面与所述第二绝缘夹层的下表面接触。
申请公布号 CN101271880B 申请公布日期 2011.05.25
申请号 CN200810081263.4 申请日期 2008.02.26
申请人 瑞萨电子株式会社 发明人 押田大介;竹胁利至;大沼卓司;大音光市
分类号 H01L23/522(2006.01)I;H01L21/768(2006.01)I 主分类号 H01L23/522(2006.01)I
代理机构 中原信达知识产权代理有限责任公司 11219 代理人 关兆辉;陆锦华
主权项 一种半导体器件,包括衬底;在所述衬底上形成的绝缘膜;铜互连,具有在其表面上形成的多个凸起物,所述铜互连被掩埋在所述绝缘膜中;在所述绝缘膜、所述铜互连以及所述凸起物上形成的扩散阻挡膜;在所述扩散阻挡膜上形成的第一绝缘夹层;以及在平坦化的所述第一绝缘夹层上形成的表面平坦化的第二绝缘夹层;在所述第二绝缘夹层上形成的导电层,并且其中所有凸起物中最高的至少一个凸起物的顶表面与所述第二绝缘夹层的下表面接触;其中所述扩散阻挡膜覆盖所述多个凸起物的侧面以及除了与所述第二绝缘夹层的下表面接触的所述至少一个凸起物之外的其他凸起物的顶表面。
地址 日本神奈川