发明名称 主控与从属之间的数据传送
摘要 一种数据处理设备,包括可操作以经总线与至少一个接受方通信的至少一个发起方;至少一个发起方包括将数据发送到总线的输出端口和从总线接收数据的输入端口;数据处理设备还包括发起方时钟信号发生器、发起方输出使能信号发生器和发起方输入使能信号发生器;发起方由发起方时钟信号进行时钟控制;输出端口由发起方输出使能信号进行时钟控制,使得输出端口可操作以响应具有第一预定电平的发起方输出使能信号将数据断言到总线上的写信道,并且输入端口可操作以响应具有第二预定电平的发起方输入使能信号锁存在总线上的读信道上接收的数据;其中发起方输出使能信号发生器和发起方输入使能信号发生器配置为输出彼此不同的信号。
申请公布号 CN101201808B 申请公布日期 2011.05.25
申请号 CN200710300214.0 申请日期 2007.12.13
申请人 ARM有限公司 发明人 N·肖萨德;P·M·布洛耶;P·吕克
分类号 G06F13/42(2006.01)I 主分类号 G06F13/42(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 曾祥夌;王忠忠
主权项 一种数据处理设备,包括可操作以经总线与至少一个接受方通信的至少一个发起方;所述至少一个发起方包括用于将数据发送到所述总线的输出端口和用于从所述总线接收数据的输入端口;所述数据处理设备还包括:发起方时钟信号发生器、发起方输出使能信号发生器和发起方输入使能信号发生器,所述发起方由所述发起方时钟信号进行时钟控制;所述输出端口由所述发起方输出使能信号进行时钟控制,使得所述输出端口可操作以响应具有第一预定电平的所述发起方输出使能信号将数据断言到所述总线上的写信道,并且所述输入端口可操作以响应具有第二预定电平的所述发起方输入使能信号来锁存在所述总线上的读信道上接收的数据;其中所述发起方输出使能信号发生器和发起方输入使能信号发生器配置为输出彼此不同的信号;并且所述至少一个接受方由比所述发起方时钟信号慢半个整数比的时钟信号进行时钟控制;所述发起方输出使能信号发生器布置为生成发起方输出使能信号,所述发起方输出使能信号在所述接受方中时钟触发转变期间具有所述第一预定电平并保持所述第一预定电平所述发起方时钟的一个时钟周期,并且在所述接受方时钟周期的第二次触发转变发生在两个发起方时钟周期中的第二发起方时钟周期期间的情况下保持所述第一预定电平两个发起方时钟周期,而在所述接受方时钟信号的第二次触发转变不发生在所述第二发起方时钟周期期间的情况下只保持所述第一预定电平单个发起方时钟周期。
地址 英国剑桥郡