发明名称 存储单元阵列以及其制造方法、非易失性存储装置、存储单元
摘要 存储单元阵列的制造方法,在所述存储单元阵列中,多个第一导电体层(2)和多个第二导电体层(14)相互立体交叉地被延设在半导体衬底(1)上,在多个第一导电体层(2)和多个第二导电体层(14)的各个立体交叉部配置有电流控制元件(10)和电阻变化元件(23)电连接且串联连接而构成的存储单元,所述制造方法包括:形成第一层间绝缘膜(3)的工序;在第一层间绝缘膜(3)形成接触孔的工序;在所述接触孔内以及第一层间绝缘膜(3)上推及第一柱塞材料(4)的工序;第一抛光工序,对第一柱塞材料(4)进行抛光直到第一层间绝缘膜(3)露出为止;在第一抛光工序之后,将成为电流控制元件(10)的第一电极(6)的导电体膜(6a)堆积在第一柱塞材料(4)以及第一层间绝缘膜(3)上的工序;以及第二抛光工序,对导电体膜(6a)的表面进行抛光。
申请公布号 CN102077347A 申请公布日期 2011.05.25
申请号 CN201080001928.1 申请日期 2010.05.28
申请人 松下电器产业株式会社 发明人 冈田崇志;三河巧;有田浩二
分类号 H01L27/10(2006.01)I;H01L45/00(2006.01)I;H01L49/00(2006.01)I 主分类号 H01L27/10(2006.01)I
代理机构 永新专利商标代理有限公司 72002 代理人 黄剑锋
主权项 一种存储单元阵列,包括:半导体衬底;多个第一导电体层,相互平行地被延设在所述半导体衬底上;层间绝缘膜,被形成为覆盖所述第一导电体层;多个第二导电体层,相互平行被延设在所述层间绝缘膜的上方,且与所述多个第一导电体层立体交叉;柱塞,被形成在所述多个第一导电体层与所述多个第二导电体层的各个立体交叉部,且贯穿所述层间绝缘膜,以所述柱塞的下端面与所述第一导电体层电连接;以及存储单元,在所述多个第一导电体层与所述多个第二导电体层的各个立体交叉部,所述存储单元被形成在所述柱塞的上端面与所述第二导电体层之间,以所述存储单元与所述柱塞的上端面以及所述第二导电体层电连接,所述存储单元的每一个具备:电流控制元件,被形成为覆盖所述柱塞的所述上端面,且具有非线性的电流电压特性;以及电阻变化元件,与所述电流控制元件电连接且串联连接,按照被施加的电压脉冲,电阻值发生可逆变化,所述柱塞的所述上端面被形成为第一凹形状,所述电流控制元件具备第一电极、电流控制层、以及第二电极,所述第一电极覆盖所述柱塞的所述上端面,所述电流控制层被形成在所述第一电极的上方,所述第二电极被形成在所述电流控制层的上方,所述第一电极的所述柱塞的所述上端面的中央部上的厚度比所述柱塞的所述上端面的周缘部上的厚度厚,厚度的相差最大不超过所述第一凹形状的深度。
地址 日本大阪府