| 主权项 |
一种具有负微分电阻电路架构之AND及NAND逻辑闸，其系包括：第一负微分电阻电路，包含三NMOS元件及一PMOS元件，其中第一NMOS元件及第二NMOS元件组成反向器，第一NMOS元件之源极电性连接第三NMOS元件之闸极，第二NMOS元件之闸极电性连接第三NMOS元件之汲极；第二负微分电阻电路，包含三NMOS元件及一PMOS元件，其中第一NMOS元件及第二NMOS元件组成反向器，第一NMOS元件之源极电性连接第三NMOS元件之闸极，第二NMOS元件之闸极电性连接第三NMOS元件之汲极；藉由串联第一负微分电阻电路及第二负微分电阻电路，以形成可程式之逻辑电路。如申请专利范围第1所述之具有负微分电阻电路架构之AND及NAND逻辑闸，其中第一NMOS元件、第二NMOS元件、第三NMOS元件及PMOS元件之宽度参数分别为5μm、100μm、10μm及100μm。如申请专利范围第1项所述之具有负微分电阻电路架构之AND及NAND逻辑闸，其中第一负微分电阻电路系作为负载元件。如申请专利范围第1项所述之具有负微分电阻电路架构之AND及NAND逻辑闸，其中第二负微分电阻电路系作为驱动器元件。如申请专利范围第1项所述之具有负微分电阻电路架构之AND及NAND逻辑闸，其中可程式之逻辑电路具有第一控制闸、第二控制闸、第三控制闸及第四控制闸。如申请专利范围第5项所述之具有负微分电阻电路架构之AND及NAND逻辑闸，其中系以可程式之逻辑电路之第一控制闸及第二控制闸作为信号之输入闸，形成AND逻辑闸。如申请专利范围第6项所述之具有负微分电阻电路架构之AND及NAND逻辑闸，其中AND逻辑闸系为长度参数0.35μmCMOS制程。如申请专利范围第5项所述之具有负微分电阻电路架构之AND及NAND逻辑闸，其中系以可程式之逻辑电路之第三控制闸及第四控制闸作为信号之输入闸，形成NAND逻辑闸。如申请专利范围第8项所述之具有负微分电阻电路架构之AND及NAND逻辑闸，其中NAND逻辑闸系为长度参数0.35μmCMOS制程。 |
