| 主权项 |
一种位移暂存器，包含：N(N为正整数)个位移暂存单元，第一位移暂存单元之输入端接收一起始信号作为驱动信号，以产生一第一输出信号，且第Q(Q为正整数，1<Q@sIMGCHAR!d10013.TIF@eIMG!N)位移暂存单元接收第Q－1输出信号，以产生一第Q输出信号，且该第Q位移暂存单元根据第Q＋1位移暂存单元之第Q＋1输出信号来将该第Q输出信号禁能，且第奇数个位移暂存单元接收一奇数时脉信号、一第一奇数控制信号、一第二奇数控制信号、以及一第三奇数控制信号来作为驱动信号，第偶数个位移暂存单元接收一偶数时脉信号、一第一偶数控制信号、一第二偶数控制信号、以及一第三偶数控制信号来作为驱动信号，每一位移暂存单元包含：一上推单元，包含一第一节点，且该上推单元系用以接收前述奇数时脉信号或前述偶数时脉信号；一上推驱动单元，系连接前述第一节点，用以根据前述起始信号或前一级之前述位移暂存单元的输出信号来驱动前述上推单元使其导通，藉以提供前述奇数时脉信号或前述偶数时脉信号至一输出端，以产生前述输出信号；一第一下拉单元，包含一第一电晶体，该第一电晶体之汲极连接前述输出端、源极连接一第一电压源、以及闸极连接一第二节点，其中该第一电压源具有一第一电压位准；一第二下拉单元，包含：一第二电晶体，该第二电晶体之汲极连接前述第一节点、闸极连接前述第二节点、以及源极连接前述第一电压源；以及一第三电晶体，该第三电晶体之汲极连接前述第一节点、闸极系接收后一级之前述位移暂存单元的输出信号、以及源极连接前述第一电压源；以及一下拉记忆控制单元，包含一电容，该电容之一端连接前述第二节点、另一端连接一第三节点，且该下拉记忆控制单元系用以接收一第一奇数、或第一偶数控制信号，并根据该第一奇数、或第一偶数控制信号将前述第二节点之电压位准提升至一第二电压源之第二电压位准，藉以驱动前述第一、第二电晶体使其导通，及将该第三节点之电压位准下拉至前述第一电压位准；以及接收一第二奇数、或第二偶数控制信号，根据该第二奇数、或第二偶数控制信号将该第三节点之位准维持在该第一电压位准、并利用该电容储存对应于前述第一、第二电晶体临界电压值之该第二、第三节点之间的电位差；其中，当前述第一电晶体导通时，该第一电晶体提供前述第一电压位准至前述输出端；且当前述第二电晶体导通时，该第二电晶体将前述第一电压位准提供至前述第一节点，且前述上推驱动单元根据该第一节点之第一电压位准关闭前述上推单元使其截止；以及当前述第三电晶体被后一级之前述位移暂存单元的输出信号驱动时，该第三电晶体提供前述第一电压位准至前述第一节点，且前述上推驱动单元根据该第一节点之第一电压位准关闭前述上推单元使其截止。如申请专利范围第1项所述之位移暂存器，其中前述下拉记忆控制单元更包含：一第四电晶体，其汲极连接前述第三节点、闸极系用以接收前述第一奇数控制信号或前述第一偶数控制信号、以及源极连接前述第一电压源；一第五电晶体，其汲极连接前述第二电压源、闸极系用以接收前述第一奇数控制信号或前述第一偶数控制信号、以及源极连接前述第二节点；一第六电晶体，其汲极连接前述第三节点、闸极系用以接收前述第二奇数控制信号或前述第二偶数控制信号、以及源极连接前述第一电压源；以及一第七电晶体，其汲极连接前述第一节点、闸极系用以接收前述第二奇数控制信号或前述第二偶数控制信号、以及源极连接前述第二节点。如申请专利范围第1项所述之位移暂存器，其中前述每一位移暂存单元更包含一浮接防止单元，该浮接防止单元系连接前述第三节点，用以提供前述第二电压位准至该第三节点、并防止该第三节点发生位准浮动。如申请专利范围第3项所述之位移暂存器，其中前述每一位移暂存单元更包含一导通防止单元，该导通防止单元系连接前述第三节点，并根据前述第一节点之电压位准的高低来决定是否提供前述第一电压位准至该第三节点。如申请专利范围第3项所述之位移暂存器，其中前述浮接防止单元包含一第八电晶体，该第八电晶体之闸极与汲极连接、且其汲极还连接前述第二电压源，以及其源极连接前述第三节点。如申请专利范围第4项所述之位移暂存器，其中前述导通防止单元包含一第九电晶体，该第九电晶体之汲极连接前述第三节点、闸极连接前述第一节点，以及源极连接前述第一电压源。如申请专利范围第1项所述之位移暂存器，其中前述第二下拉单元更包含一第十电晶体，该第十电晶体之汲极连接前述第一节点、闸极系接收前述第三奇数控制信号或第三偶数控制信号、以及源极连接前述第一电压源。如申请专利范围第1项所述之位移暂存器，其中前述上推单元更包含一第十一电晶体，该第十一电晶体之汲极系接收前述奇数时脉信号或前述偶数时脉信号、闸极连接前述第一节点、以及源极连接前述输出端。如申请专利范围第1项所述之位移暂存器，其中前述上推驱动单元包含：一第十二电晶体，其汲极连接前述第二电压源、闸极系用以接收前述起始信号或前一级之前述位移暂存单元的输出信号、以及源极连接前述第一节点；以及一电容，其一端连接前述第一节点、另一端连接前述输出端。如申请专利范围第1项所述之位移暂存器，其中前述奇数时脉信号与前述偶数时脉信号的相位反相。如申请专利范围第10项所述之位移暂存器，其中前述第一奇数控制信号与前述第一偶数控制信号之相位相差半个时脉周期，且前述第二奇数控制信号与前述第二偶数控制信号之相位相差半个时脉周期，以及前述第三奇数控制信号与前述第三偶数控制信号之相位相差半个时脉周期。如申请专利范围第11项所述之位移暂存器，其中前述第一奇数控制信号与前述第二奇数控制信号之相位相差半个时脉周期，且前述第二奇数控制信号与前述第三奇数控制信号之相位相差半个时脉周期，且前述第一偶数控制信号与前述第二偶数控制信号之相位相差半个时脉周期，以及前述第二偶数控制信号与前述第三偶数控制信号之相位相差半个时脉周期。如申请专利范围第1项所述之位移暂存器，其中前述第一电压位准为一低电压位准或接地位准，且前述第二电压位准为一高电压位准。如申请专利范围第1项所述之位移暂存器，其中前述第j位移暂存单元(j为奇数，且j>4)所接收的前述第一奇数控制信号、第二奇数控制信号、以及第三奇数控制信号分别为前四级之位移暂存单元之第j－4输出信号、前三级之位移暂存单元之第j－3输出信号、前二级之位移暂存单元之第j－2输出信号。如申请专利范围第1项所述之位移暂存器，其中前述第k位移暂存单元(k为偶数，且k>3)所接收的前述第一偶数控制信号、第二偶数控制信号、以及第三偶数控制信号分别为前三级之位移暂存单元之第k－3输出信号、前二级之位移暂存单元之第k－2输出信号、前一级之位移暂存单元之第k－1输出信号。一种位移暂存器，包含：N(N为正整数)个位移暂存单元，第一位移暂存单元之输入端接收一起始信号作为驱动信号，以产生一第一输出信号，且第Q(Q为正整数，1<Q@sIMGCHAR!d10014.TIF@eIMG!N)位移暂存单元接收第Q－1输出信号，以产生一第Q输出信号，且第奇数个位移暂存单元接收一奇数时脉信号、一第一奇数控制信号、一第二奇数控制信号、以及一第三奇数控制信号来作为驱动信号，第偶数个位移暂存单元接收一偶数时脉信号、一第一偶数控制信号、一第二偶数控制信号、以及一第三偶数控制信号来作为驱动信号，每一位移暂存单元包含：一上推单元，包含一第一节点，且该上推单元系用以接收前述奇数时脉信号或前述偶数时脉信号；一上推驱动单元，系连接前述第一节点，用以根据前述起始信号或前一级之前述位移暂存单元的输出信号来驱动前述上推单元使其导通，藉以提供前述奇数时脉信号或前述偶数时脉信号至一输出端，以产生前述输出信号；一第一下拉单元，包含一第一电晶体，该第一电晶体之汲极连接前述输出端、源极连接一第一电压源、以及闸极连接一第二节点，其中该第一电压源具有一第一电压位准；一第二下拉单元，包含一第二电晶体，该第二电晶体之汲极连接前述第一节点、闸极连接前述第二节点、以及源极连接前述第一电压源；以及一下拉记忆控制单元，包含一电容，该电容之一端连接前述第二节点、另一端连接一第三节点，且该下拉记忆控制单元系用以接收一第一奇数、或第一偶数控制信号，并根据该第一奇数、或第一偶数控制信号将前述第二节点之电压位准提升至一第二电压源之第二电压位准，藉以驱动前述第一、第二电晶体使其导通，及将该第三节点之电压位准下拉至前述第一电压位准；以及接收一第二奇数、或第二偶数控制信号，根据该第二奇数、或第二偶数控制信号将该第三节点之位准维持在该第一电压位准、并利用该电容储存对应于前述第一、第二电晶体临界电压值之该第二、第三节点之间的电位差；其中，当前述第一电晶体导通时，该第一电晶体提供前述第一电压位准至前述输出端；且当前述第二电晶体导通时，该第二电晶体将前述第一电压位准提供至前述第一节点，且前述上推驱动单元根据该第一节点之第一电压位准关闭前述上推单元使其截止。如申请专利范围第16项所述之位移暂存器，其中前述第Q位移暂存单元根据一第Q＋1位移暂存单元之第Q＋1输出信号来将其第Q输出信号禁能。如申请专利范围第17项所述之位移暂存器，其中前述第二下拉单元更包含一第三电晶体，该第三电晶体之汲极连接前述第一节点、闸极系接收前述第Q＋1位移暂存单元之第Q＋1输出信号、以及其源极连接前述第一电压源，且当该第三电晶体被该第Q＋1输出信号驱动时，该第三电晶体提供前述第一电压位准至前述第一节点，且前述上推驱动单元根据该第一节点之第一电压位准关闭前述上推单元使其截止。如申请专利范围第16项所述之位移暂存器，其中前述下拉记忆控制单元更包含：一第四电晶体，其汲极连接前述第三节点、闸极系用以接收前述第一奇数控制信号或前述第一偶数控制信号、以及源极连接前述第一电压源；一第五电晶体，其汲极连接前述第二电压源、闸极系用以接收前述第一奇数控制信号或前述第一偶数控制信号、以及源极连接前述第二节点；一第六电晶体，其汲极连接前述第三节点、闸极系用以接收前述第二奇数控制信号或前述第二偶数控制信号、以及源极连接前述第一电压源；以及一第七电晶体，其汲极连接前述第一节点、闸极系用以接收前述第二奇数控制信号或前述第二偶数控制信号、以及源极连接前述第二节点。如申请专利范围第16项所述之位移暂存器，其中前述每一位移暂存单元更包含一浮接防止单元，该浮接防止单元系连接前述第三节点，用以提供前述第二电压位准至该第三节点、并防止该第三节点发生位准浮动。如申请专利范围第20项所述之位移暂存器，其中前述每一位移暂存单元更包含一导通防止单元，该导通防止单元系连接前述第三节点，并根据前述第一节点之电压位准的高低来决定是否提供前述第一电压位准至该第三节点。如申请专利范围第20项所述之位移暂存器，其中前述浮接防止单元包含一第八电晶体，该第八电晶体之闸极与汲极连接、且其汲极还连接前述第二电压源，以及其源极连接前述第三节点。如申请专利范围第21项所述之位移暂存器，其中前述导通防止单元包含一第九电晶体，该第九电晶体之汲极连接前述第三节点、闸极连接前述第一节点，以及源极连接前述第一电压源。如申请专利范围第16项所述之位移暂存器，其中前述第二下拉单元更包含一第十电晶体，该第十电晶体之汲极连接前述第一节点、闸极系接收前述第三奇数控制信号或第三偶数控制信号、以及源极连接前述第一电压源。如申请专利范围第16项所述之位移暂存器，其中前述上推单元更包含一第十一电晶体，该第十一电晶体之汲极系接收前述奇数时脉信号或前述偶数时脉信号、闸极连接前述第一节点、以及源极连接前述输出端。如申请专利范围第16项所述之位移暂存器，其中前述上推驱动单元包含：一第十二电晶体，其汲极连接前述第二电压源、闸极系用以接收前述起始信号或前一级之前述位移暂存单元的输出信号、以及源极连接前述第一节点；以及一电容，其一端连接前述第一节点、另一端连接前述输出端。如申请专利范围第16项所述之位移暂存器，其中前述奇数时脉信号与前述偶数时脉信号的相位反相。如申请专利范围第16项所述之位移暂存器，其中前述第一奇数控制信号与前述第一偶数控制信号之相位相差半个时脉周期，且前述第二奇数控制信号与前述第二偶数控制信号之相位相差半个时脉周期，以及前述第三奇数控制信号与前述第三偶数控制信号之相位相差半个时脉周期。如申请专利范围第28项所述之位移暂存器，其中前述第一奇数控制信号与前述第二奇数控制信号之相位相差半个时脉周期，且前述第二奇数控制信号与前述第三奇数控制信号之相位相差半个时脉周期，并且前述第一偶数控制信号与前述第二偶数控制信号之相位相差半个时脉周期，以及前述第二偶数控制信号与前述第三偶数控制信号之相位相差半个时脉周期。如申请专利范围第16项所述之位移暂存器，其中前述第一电压位准为一低电压位准或接地位准，且第二电压位准为一高电压位准。如申请专利范围第16项所述之位移暂存器，其中前述第j位移暂存单元(j为奇数，且j>4)所接收的前述第一奇数控制信号、第二奇数控制信号、以及第三奇数控制信号分别为前四级之位移暂存单元之第j－4输出信号、前三级之位移暂存单元之第j－3输出信号、前二级之位移暂存单元之第j－2输出信号。如申请专利范围第16项所述之位移暂存器，其中前述第k位移暂存单元(k为偶数，且k>3)所接收的前述第一偶数控制信号、第二偶数控制信号、以及第三偶数控制信号分别为前三级之位移暂存单元之第k－3输出信号、前二级之位移暂存单元之第k－2输出信号、前一级之位移暂存单元之第k－1输出信号。一种位移暂存单元，系接收一时脉信号、一第一控制信号、一第二控制信号、一第三控制信号、一回授控制信号、以及一输入信号以作为驱动信号，并产生一输出信号，该位移暂存单元包含：一上推单元，包含一第一节点，且该上推单元系用以接收前述时脉信号；一上推驱动单元，系连接前述第一节点，用以根据前述输入信号来驱动前述上推单元使其导通，藉以提供前述时脉信号至一输出端，以产生前述输出信号；一第一下拉单元，包含一第一电晶体，该第一电晶体之汲极连接前述输出端、源极连接一第一电压源、以及闸极连接一第二节点，其中前述第一电压源具有一第一电压位准；一第二下拉单元，包含：一第二电晶体，该第二电晶体之汲极连接前述第一节点、闸极连接前述第二节点、以及源极连接前述第一电压源；以及一第三电晶体，该第三电晶体之汲极连接前述第一节点、闸极系接收前述回授控制信号、以及源极连接前述第一电压源；以及一下拉记忆控制单元，包含一电容，该电容之一端连接前述第二节点、另一端连接一第三节点，且该下拉记忆控制单元系用以接收前述第一控制信号，并根据该第一控制信号将前述第二节点之电压位准提升至一第二电压源之第二电压位准，藉以驱动前述第一、第二电晶体使其导通，及将该第三节点之电压位准下拉至前述第一电压位准；以及接收前述第二控制信号，根据该第二控制信号将该第三节点之位准维持在前述第一电压位准、并利用该电容储存对应于前述第一、第二电晶体临界电压值之该第二、第三节点之间的电位差；其中，当前述第一电晶体导通时，该第一电晶体提供前述第一电压位准至前述输出端；且当前述第二电晶体导通时，该第二电晶体提供前述第一电压位准至前述第一节点，且前述上推驱动单元根据该第一节点之第一电压位准关闭前述上推单元使其截止；以及当前述第三电晶体被前述回授控制信号驱动时，该第三电晶体将前述第一电压位准提供至前述第一节点，且前述上推驱动单元根据该第一节点之第一电压位准关闭前述上推单元使其截止。如申请专利范围第33项所述之位移暂存单元，其中前述下拉记忆控制单元更包含：一第四电晶体，其汲极连接前述第三节点、闸极系用以接收前述第一控制信号、以及源极连接前述第一电压源；一第五电晶体，其汲极连接前述第二电压源、闸极系用以接收前述第一控制信号、以及源极连接前述第二节点；一第六电晶体，其汲极连接前述第三节点、闸极系用以接收前述第二控制信号、以及源极连接前述第一电压源；以及一第七电晶体，其汲极连接前述第一节点、闸极系用以接收前述第二控制信号、以及源极连接前述第二节点。如申请专利范围第33项所述之位移暂存单元，更包含一浮接防止单元，该浮接防止单元系连接前述第三节点，用以提供前述第二电压位准至该第三节点、并防止该第三节点发生位准浮动。如申请专利范围第35项所述之位移暂存单元，更包含一导通防止单元，该导通防止单元系连接前述第三节点，并根据前述第一节点之电压位准的高低来决定是否提供前述第一电压位准至该第三节点。如申请专利范围第35项所述之位移暂存单元，其中前述浮接防止单元包含一第八电晶体，该第八电晶体之闸极与汲极连接、且其汲极还连接前述第二电压源，以及其源极连接前述第三节点。如申请专利范围第36项所述之位移暂存单元，其中前述导通防止单元包含一第九电晶体，该第九电晶体之汲极连接前述第三节点、闸极连接前述第一节点，以及源极连接前述第一电压源。如申请专利范围第33项所述之位移暂存单元，其中前述第二下拉单元更包含一第十电晶体，该第十电晶体之汲极连接前述第一节点、闸极系接收前述第三控制信号、以及源极连接前述第一电压源。如申请专利范围第33项所述之位移暂存单元，其中前述上推单元更包含一第十一电晶体，该第十一电晶体之汲极系接收前述时脉信号、闸极连接前述第一节点、以及源极连接前述输出端。如申请专利范围第33项所述之位移暂存单元，其中前述上推驱动单元包含：一第十二电晶体，其汲极连接前述第二电压源、闸极系用以接收前述输入信号、以及源极连接前述第一节点；以及一电容，其一端连接前述第一节点、另一端连接前述输出端。如申请专利范围第33项所述之位移暂存单元，其中前述第一电压位准为一低电压位准或接地位准，且第二电压位准为一高电压位准。如申请专利范围第33项所述之位移暂存单元，其中前述第一控制信号为该位移暂存单元前四级之位移暂存单元的输出信号，且前述第二控制信号为该位移暂存单元前三级之位移暂存单元的输出信号，以及前述第三控制信号为该位移暂存单元前二级之位移暂存单元的输出信号。如申请专利范围第33项所述之位移暂存单元，其中前述输入信号为前一级之位移暂存单元的输出信号，以及前述回授控制信号为后一级之位移暂存单元的输出信号。一种位移暂存单元，包含：一上推单元，包含一第一节点，且该上推单元系用以接收一时脉信号；一上推驱动单元，系连接前述第一节点，用以根据一输入信号来驱动前述上推单元使其导通，藉以提供前述时脉信号至一输出端，以产生一输出信号；一第一下拉单元，包含一第一电晶体，该第一电晶体之汲极连接前述输出端、源极连接一具有第一电压位准之第一电压源、以及闸极连接一第二节点；一第二下拉单元，包含一第二电晶体，该第二电晶体之汲极连接前述第一节点、闸极连接前述第二节点、以及源极连接前述第一电压源；以及一下拉记忆控制单元，包含一电容，该电容之一端连接前述第二节点、另一端连接一第三节点，且该下拉记忆控制单元系用以接收一第一控制信号，根据该第一控制信号将前述第二节点之电压位准提升至一第二电压源之第二电压位准位准，藉以驱动前述第一、第二电晶体使其导通，及将该第三节点之电压位准下拉至前述第一电压位准；以及接收一第二控制信号，根据该第二控制信号将该第三节点之电压位准维持在该第一电压位准、并利用该电容储存对应于前述第一、第二电晶体临界电压值之该第二、第三节点之间的电位差；其中，当前述第一电晶体导通时，该第一电晶体提供前述第一电压位准至前述输出端；且当前述第二电晶体导通时，该第二电晶体提供前述第一电压位准至前述第一节点，且前述上推驱动单元根据该第一节点之第一电压位准关闭前述上推单元使其截止。如申请专利范围第45项所述之位移暂存单元，其中前述第二下拉单元包含一第三电晶体，该第三电晶体之汲极连接前述第一节点、闸极系接收一回授控制信号、以及源极连接前述第一电压源，且当该第三电晶体被该回授控制信号驱动时，该第三电晶体将该第一电压源之第一电压位准提供至该第一节点，并且前述上推驱动单元根据该第一节点之第一电压位准关闭前述上推单元使其截止。如申请专利范围第45项所述之位移暂存单元，其中前述下拉记忆控制单元更包含：一第四电晶体，其汲极连接前述第三节点、闸极系用以接收前述第一控制信号、以及源极连接前述第一电压源；一第五电晶体，其汲极连接前述第二电压源、闸极系用以接收前述第一控制信号、以及源极连接前述第二节点；一第六电晶体，其汲极连接前述第三节点、闸极系用以接收前述第二控制信号、以及源极连接前述第一电压源；以及一第七电晶体，其汲极连接前述第一节点、闸极系用以接收前述第二控制信号、以及源极连接前述第二节点。如申请专利范围第45项所述之位移暂存单元，更包含一浮接防止单元，该浮接防止单元系连接前述第三节点，用以提供前述第二电压位准至该第三节点、并防止该第三节点发生位准浮动。如申请专利范围第48项所述之位移暂存单元，更包含一导通防止单元，该导通防止单元系连接前述第三节点，并根据前述第一节点之电压位准的高低来决定是否提供前述第一电压位准至该第三节点。如申请专利范围第48项所述之位移暂存单元，其中前述浮接防止单元包含一第八电晶体，该第八电晶体之闸极与汲极连接、且其汲极还连接前述第二电压源，以及其源极连接前述第三节点。如申请专利范围第49项所述之位移暂存单元，其中前述导通防止单元包含一第九电晶体，该第九电晶体之汲极连接前述第三节点、闸极连接前述第一节点，以及源极连接前述第一电压源。如申请专利范围第45项所述之位移暂存单元，其中前述第一控制信号为该位移暂存单元前四级之位移暂存单元的输出信号，且前述第二控制信号为该位移暂存单元前三级之位移暂存单元的输出信号。如申请专利范围第45项所述之位移暂存单元，其中前述输入信号为前一级之位移暂存单元的输出信号。如申请专利范围第46项所述之位移暂存单元，其中前述输入信号为前一级之位移暂存单元的输出信号，以及前述回授控制信号为后一级之位移暂存单元的输出信号。如申请专利范围第45项所述之位移暂存单元，其中前述第二下拉单元更包含一第十电晶体，该第十电晶体之汲极连接前述第一节点、闸极系接收一第三控制信号、以及源极连接前述第一电压源。如申请专利范围第55项所述之位移暂存单元，以及前述第三控制信号为该位移暂存单元前二级之位移暂存单元的输出信号。如申请专利范围第45项所述之位移暂存单元，其中前述上推单元更包含一第十一电晶体，该第十一电晶体之汲极系接收前述时脉信号、闸极连接前述第一节点、以及源极连接前述输出端。如申请专利范围第45项所述之位移暂存单元，其中前述上推驱动单元包含：一第十二电晶体，其汲极连接前述第二电压源、闸极系用以接收前述输入信号、以及源极连接前述第一节点；以及一电容，其一端连接前述第一节点、另一端连接前述输出端。如申请专利范围第45项所述之位移暂存单元，其中前述第一电压位准为一低电压位准或接地位准，且第二电压位准为一高电压位准。一种位移暂存器，包含：N(N为正整数)个位移暂存单元，第一位移暂存单元之输入端接收一起始信号作为驱动信号，以产生一第一输出信号，且第Q(Q为正整数，1<Q@sIMGCHAR!d10015.TIF@eIMG!N)位移暂存单元接收第Q－1输出信号，以产生一第Q输出信号，且该第Q位移暂存单元根据第Q＋1位移暂存单元之第Q＋1输出信号来将第Q输出信号禁能，且第奇数个位移暂存单元接收一奇数时脉信号、一第一奇数控制信号、一第二奇数控制信号、以及一第三奇数控制信号来作为驱动信号，第偶数个位移暂存单元接收一偶数时脉信号、一第一偶数控制信号、一第二偶数控制信号、以及一第三偶数控制信号来作为驱动信号，每一位移暂存单元包含：一第一电容，其一端连接一第一节点、另一端连接一输出端；一第一电晶体，该第一电晶体之汲极连接前述输出端、源极连接一第一电压源、以及闸极连接一第二节点；一第二电晶体，该第二电晶体之汲极连接前述第一节点、闸极连接前述第二节点、以及源极连接前述第一电压源；一第三电晶体，该第三电晶体之汲极连接前述第一节点、闸极系接收后一级之前述位移暂存单元的输出信号、以及源极连接前述第一电压源；一第二电容，该第二电容之一端连接前述第二节点、另一端连接一第三节点；一第四电晶体，其汲极连接前述第三节点、闸极系用以接收前述第一奇数控制信号或前述第一偶数控制信号、以及源极连接前述第一电压源；一第五电晶体，其汲极连接前述第二电压源、闸极系用以接收前述第一奇数控制信号或前述第一偶数控制信号、以及源极连接前述第二节点；一第六电晶体，其汲极连接前述第三节点、闸极系用以接收前述第二奇数控制信号或前述第二偶数控制信号、以及源极连接前述第一电压源；一第七电晶体，其汲极连接前述第一节点、闸极系用以接收前述第二奇数控制信号或前述第二偶数控制信号、以及源极连接前述第二节点；一第八电晶体，该第八电晶体之闸极与汲极连接、且其汲极还连接前述第二电压源，以及其源极连接前述第三节点；一第九电晶体，该第九电晶体之汲极连接前述第三节点、闸极连接前述第一节点，以及源极连接前述第一电压源；一第十电晶体，该第十电晶体之汲极连接前述第一节点、闸极系接收前述第三奇数控制信号或第三偶数控制信号、以及源极连接第一电压源一第十一电晶体，其汲极系接收前述奇数时脉信号或前述偶数时脉信号、闸极连接前述第一节点、以及源极连接前述输出端；以及一第十二电晶体，其汲极连接一第二电压源、闸极系用以接收前述起始信号或前一级之前述位移暂存单元的输出信号、以及源极连接前述第一节点。如申请专利范围第60项所述之位移暂存器，其中前述奇数时脉信号与前述偶数时脉信号的相位反相。如申请专利范围第60项所述之位移暂存器，其中前述第一奇数控制信号与前述第一偶数控制信号之相位相差半个时脉周期，且前述第二奇数控制信号与前述第二偶数控制信号之相位相差半个时脉周期，以及前述第三奇数控制信号与前述第三偶数控制信号之相位相差半个时脉周期。如申请专利范围第62项所述之位移暂存器，其中前述第一奇数控制信号与前述第二奇数控制信号之相位相差半个时脉周期，且前述第二奇数控制信号与前述第三奇数控制信号之相位相差半个时脉周期，并且前述第一偶数控制信号与前述第二偶数控制信号之相位相差半个时脉周期，以及前述第二偶数控制信号与前述第三偶数控制信号之相位相差半个时脉周期。如申请专利范围第60项所述之位移暂存器，其中前述第一电压位准为一低电压位准或接地位准，且第二电压位准为一高电压位准。如申请专利范围第60项所述之位移暂存器，其中前述第j位移暂存单元(j为奇数，且j>4)所接收的前述第一奇数控制信号、第二奇数控制信号、以及第三奇数控制信号分别为前四级之位移暂存单元之第j－4输出信号、前三级之位移暂存单元之第j－3输出信号、前二级之位移暂存单元之第j－2输出信号。如申请专利范围第60项所述之位移暂存器，其中前述第k位移暂存单元(k为偶数，且k>3)所接收的前述第一偶数控制信号、第二偶数控制信号、以及第三偶数控制信号分别为前三级之位移暂存单元之第k－3输出信号、前二级之位移暂存单元之第k－2输出信号、前一级之位移暂存单元之第k－1输出信号。一种位移暂存单元，包含：一第一电容，其一端连接一第一节点、另一端连接一输出端；一第一电晶体，该第一电晶体之汲极连接前述输出端、源极连接一第一电压源、以及闸极连接一第二节点；一第二电晶体，该第二电晶体之汲极连接前述第一节点、闸极连接前述第二节点、以及源极连接前述第一电压源；一第三电晶体，该第三电晶体之汲极连接前述第一节点、闸极系接收一回授控制信号信号、以及源极连接前述第一电压源；一第二电容，该第二电容之一端连接前述第二节点、另一端连接一第三节点；一第四电晶体，其汲极连接前述第三节点、闸极系用以接收一第一控制信号、以及源极连接前述第一电压源；一第五电晶体，其汲极连接前述第二电压源、闸极系用以接收前述第一控制信号、以及源极连接前述第二节点；一第六电晶体，其汲极连接前述第三节点、闸极系用以接收一第二控制信号、以及源极连接前述第一电压源；一第七电晶体，其汲极连接前述第一节点、闸极系用以接收前述第二控制信号、以及源极连接前述第二节点；一第八电晶体，该第八电晶体之闸极与汲极连接、且其汲极还连接前述第二电压源，以及其源极连接前述第三节点；一第九电晶体，该第九电晶体之汲极连接前述第三节点、闸极连接前述第一节点，以及源极连接前述第一电压源；一第十电晶体，该第十电晶体之汲极连接前述第一节点、闸极系接收一第三控制信号、以及源极连接第一电压源一第十一电晶体，其汲极系接收前述时脉信号、闸极连接前述第一节点、以及源极连接前述输出端；以及一第十二电晶体，其汲极连接一第二电压源、闸极系用以接收一输入信号、以及源极连接前述第一节点。如申请专利范围第67项所述之位移暂存单元，其中前述第一电压位准为一低电压位准或接地位准，且第二电压位准为一高电压位准。如申请专利范围第67项所述之位移暂存单元，其中前述第一控制信号为该位移暂存单元前四级之位移暂存单元的输出信号，且前述第二控制信号为该位移暂存单元前三级之位移暂存单元的输出信号，以及前述第三控制信号为该位移暂存单元前二级之位移暂存单元的输出信号。如申请专利范围第67项所述之位移暂存单元，其中前述输入信号为前一级之位移暂存单元的输出信号，以及前述回授控制信号为后一级之位移暂存单元的输出信号。 |
