适用于准循环LDPC译码的译码器

摘要

本发明公开了一种适用于准循环LDPC译码的译码器，包含：控制单元、地址产生单元、信道值存储单元、交互信息存储单元、矩阵值存储单元、变量节点处理单元、校验节点处理单元、选择单元和输出单元。控制单元根据输入的状态和参数产生合适的控制信号，来协调译码器各个模块的迭代译码处理。本发明提供的译码器采用了交互信息存储单元的最小化设计策略，交互信息存储单元与基矩阵非空值一一对应原则，最大程度减少了存储器的开销。校验节点处理单元采用了一种偏置最小项算法降低实现复杂度，通过合适的偏置量来提高译码性能，同时可利用层次化的方法来构造出任何度数的校验节点处理单元，适用于规则和非规则的LDPC码。

主权项

一种适用于准循环LDPC译码的译码器，其特征在于，包括：控制单元：根据输入的控制信号和状态信号产生针对译码器中其他功能单元的控制信号，协调译码器的迭代译码过程；地址产生单元：用来产生信道值存储单元和交互信息存储单元的读写地址及相应的读写使能信号和片选信号；信道值存储单元：用于存储解映射后的M比特量化信道信息值，若准循环码对应的基矩阵的列数为NCOL，扩展因子为Z，则对应的信道值存储单元由NCOL组单端口RAM组成，每组单端口RAM的大小为Z×M比特，根据单端口存储器实际的应用大小，可能需要的每组单端口RAM大小比Z×M稍大；交互信息存储单元：用于存储变量节点处理单元和校验节点处理单元传递的信息，若准循环码基矩阵中非空值的个数为W，则对应的交互信息存储单元由W组双端口RAM组成，每组双端口RAM的大小为Z×M比特，这里需根据实际存储器的大小需要将实际的存储器大小稍微扩大；矩阵值存储单元：用于存储基矩阵中非空值的数值大小；变量节点处理单元：由NCOL个并行的变量节点处理(VNU)组成，完成变量节点的处理；校验节点处理单元：若基矩阵的行数为NROW，则校验节点单元由NROW个校验节点处理(CNU)单元组成，完成校验节点的处理；选择单元：选择存入交互信息存储单元的信息是来自变量节点处理单元还是校验节点处理单元；输出单元：译码器的输出译码单元。