| 主权项 |
一种单换能器全双工电路，其包括：连接终端，其用于连接至外部数字电路，该连接终端包括：输入终端(DIN)，数字接收输入信号从该输入终端输入；输出终端(DOUT)，数字发送输出信号从该输出终端输出；以及学习激活输入终端(ILN)；模拟信号处理电路，其包括：模拟差分输出放大器(ADO)，其放大来自数字/模拟转换器(DAC)的输出；桥接电路，其由第一、第二和第三电阻器(R1、R2和R3)组成，以及单换能器(ZT)，其被所述模拟差分输出放大器(ADO)的输出所驱动；以及模拟差分输入放大器(ADI)，其放大所述桥接电路输出的均衡信号，其中所述模拟差分输入放大器(ADI)的模拟输出信号被供应至模拟/数字转换器(ADC)；数字信号处理电路，其包括：信号发生器(SG)；第一高通滤波器(HPF1)，所述数字接收输入信号经所述输入终端(DIN)被输入进该第一高通滤波器；第一乘法器(MUL1)，其将所述第一高通滤波器(HPF1)的输出与接收量系数(RRXV)相乘；第二乘法器(MUL2)，其将来自所述信号发生器(SG)的输入与信号量系数寄存器(RSGV)相乘；加法器(ADD)，其将所述第一乘法器(MUL1)的输出与所述第二乘法器(MUL2)的输出相加，其中所述加法器(ADD)的输出被供应至所述数字/模拟转换器(DAC)，该数字/模拟转换器将它转换成模拟信号；第一信号延迟器和功率计算器(DL1)，其对所述加法器(ADD)的输出信号进行延迟，并计算第一移动平均功率值(PW1)；第二信号延迟器和功率计算器(DL2)，其对所述第一信号延迟器和功率计算器(DL1)的输出进行延迟，并计算第二移动平均功率值(PW2)；延迟信号存储器(XA[k])，其依序地存储所述第二信号延迟器和功率计算器(DL2)的输出；传递函数识别滤波器(FILID)，所述延迟信号存储器(XA[k])的输出被输入进该传递函数识别滤波器；第一滤波器系数存储器(HA[k])，其存储对应于所述传递函数识别滤波器(FILID)的滤波器系数；第二高通滤波器(HPF2)，所述模拟/数字转换器(ADC)的输出被输入进该第二高通滤波器；第四信号延迟器(DL4)，所述第二高通滤波器(HPF2)的输出被输入进该第四信号延迟器；减法器(SUB)，其从所述第四信号延迟器(DL4)的输出中减去所述传递函数识别滤波器(FILID)的输出；第四乘法器(MUL4)，其将所述减法器(SUB)的输出与发送量系数(RTXV)相乘；第三信号延迟器和功率计算器(DL3)，其对所述第四乘法器(MUL4)的输出进行延迟，并计算第三移动平均功率值(PW3)；均衡滤波器(FILEQ)，所述第三信号延迟器和功率计算器(DL3)的输出被输入进该均衡滤波器；以及第二滤波器系数存储器，其存储所述均衡滤波器(FILEQ)的滤波器系数(HEQ[k])，其中，该发送输出终端(DOUT)被从所述均衡滤波器(FILEQ)输出的数字发送输出信号所驱动，并且，对应于所述传递函数识别滤波器(FILID)的第一滤波器系数(HA[k])对从所述数字/模拟转换器(DAC)的输入端经由所述模拟信号处理电路到所述第二高通滤波器(HPF2)的输出端的传递函数进行识别。 |
