发明名称 |
半导体器件及其制造方法 |
摘要 |
提供半导体器件,其具有能够抑制电阻值的增加并且能够抑制迁移从而能够提高可靠性的配线。该半导体器件具有多个层间绝缘膜,这些多个层间绝缘膜层叠在形成有多个半导体元件的半导体衬底上方,该半导体器件还具有:第一级的第一配线用沟道,其形成在作为多个层间绝缘膜之一的第一级的层间绝缘膜上;第一级的第一金属镶嵌配线,其包括第一阻挡金属膜和第一主配线层,其中,该第一阻挡金属膜覆盖第一配线用沟道的侧面和底面,用于划定第一主配线用沟道,并且具有扩散防止功能,该第一主配线层填埋第一主配线用沟道,由铜形成,并且添加有具有迁移抑制功能的添加金属元素,该金属元素的添加浓度根据位置而异。 |
申请公布号 |
CN102067293A |
申请公布日期 |
2011.05.18 |
申请号 |
CN200880129901.3 |
申请日期 |
2008.06.18 |
申请人 |
富士通株式会社 |
发明人 |
北田秀树 |
分类号 |
H01L21/3205(2006.01)I;H01L23/52(2006.01)I |
主分类号 |
H01L21/3205(2006.01)I |
代理机构 |
隆天国际知识产权代理有限公司 72003 |
代理人 |
郭晓东;马少东 |
主权项 |
一种半导体器件,其特征在于,具有:半导体衬底;层叠在所述半导体衬底的上方的多个层间绝缘膜;第一配线用沟道,其形成于作为所述多个层间绝缘膜之一的第一层间绝缘膜;第一金属镶嵌配线,其包括第一阻挡金属膜和第一主配线层,其中,所述第一阻挡金属膜覆盖所述第一配线用沟道的侧面和底面,用于划定第一主配线用沟道,并具有扩散防止功能,所述第一主配线层用于填埋所述第一主配线用沟道,并由第一金属元素形成,而且添加有具有迁移抑制功能的第二金属元素,该第二金属元素的添加浓度根据位置而异。 |
地址 |
日本国神奈川县 |