一种除法运算方法及装置

摘要

本发明涉及一种利用数制表示且应用在半导体器件的非线性组合数字除法计算方法以及实现这种运算方法的除法装置，更具体地，本发明涉及一种除法运算方法及采用该方法的运算装置。本发明的除法运算方法采用“移位减”的方法，并通过将移位以及减法同时在一个周期内执行达到减少整个除法运算方法的运算周期，优化整个除法运算算法的目的，同时本发明还提供了一种采用上述除法运算方法的除法装置。通过采用上述的技术方案，本发明提供了一种运算速度快，运算效率高，并且计算周期得到优化的除法运算方法，以及一种采用上述除法运算方法的除法运算装置。

主权项

一种除法运算方法，其特征在于，该运算方法包括：(1)在寄存单元内存入被除数、除数，以及中间值；(2)在同一个时钟周期内对被除数以及中间值联合进行左移操作，同时计算进行左移操作后的中间值与除数之间的差值；(3)在与步骤(2)同一时钟周期内，如果所述差值大于等于0，则将所述的差值替代并作为新的中间值，并将被除数最低位置1；如果所述差值小于0，则将被除数最低位置0；(4)判断移位次数是否等于被除数在寄存单元的存储位数，如果不是则返回步骤2重新循环执行，如果是则结束运算。