发明名称 半导体搭载用布线基板、其制造方法及布线基板组件
摘要 半导体搭载用布线基板(5),至少具有:绝缘膜(1);在绝缘膜(1)中形成的布线(2);多个电极凸台(4),这些电极凸台(4)在绝缘膜(1)的正反两面中露出表面地设置,而且其侧面的至少一部分被绝缘膜(1)埋设;以及连接布线(2)与电极凸台(4)的过孔(3)。用第1材料来形成连接布线(2)与电极凸台(4)的过孔(3)。将在绝缘膜(1)中形成的布线(2)彼此连接的至少一个过孔(3a),包含与第1材料不同的第2材料。半导体搭载用布线基板(5)有利于在半导体器件的高集成化、高速化或多功能化情况下的端子数量的增加及端子间隔的狭小间距化,特别是能够在基板两面高密度而且高精度地搭载半导体器件、可靠性也优异。
申请公布号 CN101356641B 申请公布日期 2011.05.18
申请号 CN200680050392.6 申请日期 2006.12.20
申请人 日本电气株式会社;瑞萨电子株式会社 发明人 船矢琢央;村井秀哉;山道新太郎;菊池克;本多广一;宫崎真一
分类号 H01L23/12(2006.01)I 主分类号 H01L23/12(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 李香兰
主权项 一种半导体搭载用布线基板,具有:绝缘膜;在所述绝缘膜中形成的布线;多个电极凸台,这些电极凸台中的每一个在所述绝缘膜的正面或反面中露出表面地设置,而且每个电极凸台的至少一部分被所述绝缘膜埋设;以及连接所述布线与所述电极凸台的过孔,用第1导电材料来形成连接所述布线与所述电极凸台的过孔,其中将在所述绝缘膜中形成的布线彼此连接的至少一个过孔包含与第1导电材料不同的第2导电材料。
地址 日本东京都