发明名称 |
非易失存储器控制器与用于将当前数据写入非易失存储器的方法 |
摘要 |
一种非易失存储器控制器以及用于将当前数据写入非易失存储器的方法。其中非易失存储器控制器包括:特征计算电路,用于根据当前数据计算第一特征;特征缓冲器,用于储存多个特征并输出第二特征,第二特征相应于储存于非易失存储器中的原始数据,原始数据与当前数据具有相同的逻辑地址;特征比较电路,用于决定第一特征与第二特征是否相同;数据比较电路,用于当第一特征与第二特征相同时决定当前数据与原始数据是否相同;以及非易失存储器接口电路,用于当特征比较电路决定第一特征与第二特征不同或数据比较电路决定当前数据与原始数据不同时将当前数据写入非易失存储器。本发明的效果之一在于可以提高非易失存储器装置的性能。 |
申请公布号 |
CN102063266A |
申请公布日期 |
2011.05.18 |
申请号 |
CN201010131292.4 |
申请日期 |
2010.03.24 |
申请人 |
联发科技股份有限公司 |
发明人 |
杜立群;吴昭逸;陈炳盛 |
分类号 |
G06F3/06(2006.01)I |
主分类号 |
G06F3/06(2006.01)I |
代理机构 |
北京万慧达知识产权代理有限公司 11111 |
代理人 |
葛强;张一军 |
主权项 |
一种非易失存储器控制器,用于从主机接收当前数据以写入非易失存储器,其特征在于,所述非易失存储器控制器包括:特征计算电路,用于根据所述当前数据计算第一特征;特征缓冲器,用于储存多个特征并输出第二特征,其中所述多个特征相应于储存于所述非易失存储器中的数据,所述第二特征相应于储存于所述非易失存储器中的原始数据,所述原始数据与所述当前数据具有相同的逻辑地址;特征比较电路,用于决定所述第一特征与所述第二特征是否相同;数据比较电路,用于当所述第一特征与所述第二特征相同时决定所述当前数据与所述原始数据是否相同;以及非易失存储器接口电路,用于当所述特征比较电路决定所述第一特征与所述第二特征不同或所述数据比较电路决定所述当前数据与所述原始数据不同时将所述当前数据写入所述非易失存储器。 |
地址 |
中国台湾新竹科学工业园区新竹市笃行一路一号 |