发明名称 三值逻辑函数电路
摘要 本发明提供一种显著地消减用于实现存在33^2=19683种的全部的二变量三值逻辑函数电路所需的基本电路的种类,并且显著地减小转换时间的非对称性,且能够实现提高逻辑函数电路的动作速度以及提高波形的对称性的三值逻辑函数电路。三值逻辑函数电路,根据构成第一输入(a)的三个逻辑值-1、0、1,通过一变量三值逻辑函数电路(C1、D1、C3、D3),来使三个传输门(T1、T2、T3)导通或者截止,并选择与第二输入(b)连接的三个一变量三值逻辑函数电路(B1、B2、B3)的输出。传输门(T2),将串连连接了两个n型MOS晶体管的开关对,和串连连接了两个p型MOS晶体管的开关对,进行并联连接而构成。
申请公布号 CN101395801B 申请公布日期 2011.05.18
申请号 CN200780007252.5 申请日期 2007.01.31
申请人 国立大学法人北陆先端科学技术大学院大学 发明人 日比野靖;白势政明
分类号 H03K19/20(2006.01)I 主分类号 H03K19/20(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 雒运朴;李伟
主权项 一种三值逻辑函数电路,用于进行二变量三值逻辑运算,其特征在于,具备:第一传输门,其根据构成第一输入的三个逻辑值中的第一逻辑值而成为导通状态;第二传输门,其根据构成上述第一输入的三个逻辑值中的第二逻辑值而成为导通状态,将串联连接两个n型MOS晶体管而得到的第一开关对,与串联连接的两个p型MOS晶体管而得到的第二开关对并联连接而构成;第三传输门,其根据构成上述第一输入的三个逻辑值中的第三逻辑值而成为导通状态;第一一变量三值逻辑函数电路,其与上述第一传输门的两个控制端子中的一方的控制端子,和构成上述第二传输门的上述第一开关对或者上述第二开关对中的任意一方的开关对的两个控制端子中的一方的控制端子连接,针对上述第一输入得到第一输出;第二一变量三值逻辑函数电路,其与上述第一传输门的两个控制端子中的另一方的控制端子,和构成上述第二传输门的上述第一开关对或者上述第二开关对中的与连接了上述第一一变量三值逻辑函数电路的开关对不同的开关对的两个控制端子中的一方的控制端子连接,针对上述第一输入得到与上述第一输出互补对称的第二输出;第三一变量三值逻辑函数电路,其与上述第三传输门的两个控制端子中的一方的控制端子,和构成上述第二传输门的上述第一开关对或者上述第二开关对中的与连接了上述第一一变量三值逻辑函数电路的开关对相同的开关对的两个控制端子中的另一方的控制端子连接,针对上述第一输入得到第三输出;第四一变量三值逻辑函数电路,其与上述第三传输门的两个控制端子中的另一方的控制端子,和构成上述第二传输门的上述第一开关对或者上述第二开关对中的与连接了上述第二一变量三值逻辑函数电路的开关对相同的开关对的两个控制端子中的另一方的控制端子连接,针对上述第一输入得到与上述第三输出互补对称的第四输出;第五一变量三值逻辑函数电路,其与上述第一传输门的输入端子连接,根据构成第二输入的三个逻辑值中的第一逻辑值得到第五输出;第六一变量三值逻辑函数电路,其与上述第二传输门的输入端子连接,根据构成上述第二输入的三个逻辑值中的第二逻辑值得到第六输出;第七一变量三值逻辑函数电路,其与上述第三传输门的输入端子连接,根据构成上述第二输入的三个逻辑值中的第三逻辑值得到第七输出;上述第一至第三传输门的各个输出端子被线“或”连接。
地址 日本石川县