| 主权项 |
一种混频装置，系用以进行混频，该混频装置包含：一混频电路，其系用以接受一输入讯号及一第一时脉讯号，并用以输出一混频讯号，其中该混频讯号包括有N次谐波讯号，N为正整数；一谐波消除电路，其系用以接受一第二时脉讯号，并用以输出一谐波消除讯号，其中，该谐波消除讯号系选择性地对应该些N次谐波讯号中之单一次之谐波；以及一加总电路，系用以接收该混频讯号及对应该单一次谐波之消除讯号，并将该混频讯号及对应该单一次谐波之消除讯号进行加总，以选择性地消除该单一次谐波并产生一输出讯号；其中该第一时脉讯号与该第二时脉讯号之间具有N倍频关系。如申请专利范围第1项所述之混频装置，其中该谐波消除讯号与该N次谐波讯号相对应。如申请专利范围第2项所述之混频装置，其中N=3。如申请专利范围第1项所述之混频装置，其中该谐波消除电路包括：一增益单元，系用以依据一增益值以转换该输入讯号之增益，以输出一增益讯号；及一混频单元，系用以将该增益讯号与该第二时脉讯号进行混频，以输出该谐波消除讯号。如申请专利范围第1项所述之混频装置，其中该谐波消除电路包括：一混频单元，系用以将该输入讯号与该第二时脉讯号进行混频，以输出一第二混频讯号；以及一增益单元，系用以依据一增益值以转换该第二混频讯号之增益，以输出该谐波消除讯号。如申请专利范围第4项或第5项所述之混频装置，其中该谐波消除讯号与该N次谐波讯号相对应。如申请专利范围第6项所述之混频装置，其中该增益值系为1/N。如申请专利范围第4项或第5项所述之混频装置，其中该谐波消除讯号与该N次谐波讯号相对应时，则该增益值系为1/N。一种混频方法，包含：接受一输入讯号及一第一时脉讯号；依据该输入讯号及该第一时脉讯号进行混频，以输出一混频讯号，其中该混频讯号包括有N次谐波讯号，N为正整数；产生一谐波消除讯号，依据该输入讯号与一第二时脉讯号，以输出该谐波消除讯号，其中该谐波消除讯号系选择性地对应该些N次谐波讯号中之单一次之谐波；以及将该混频讯号及对应该单一次谐波之消除讯号进行加总，以选择性地消除该单一次谐波并产生一输出讯号；其中该第二时脉讯号与该第一时脉讯号之间具有N倍频关系。如申请专利范围第9项所述之方法，其中该谐波消除讯号与该N次谐波讯号相对应。如申请专利范围第9项所述之方法，其中该产生谐波消除讯号之步骤尚包括：依据一增益值以转换该输入讯号之增益，以输出一增益讯号；以及将该增益讯号与该第二时脉讯号进行混频，以输出该谐波消除讯号。如申请专利范围第9项所述之方法，其中该产生谐波消除讯号之步骤尚包括：将该输入讯号与该第二时脉讯号进行混频，以输出一第二混频讯号；以及依据一增益值以转换该第二混频讯号之增益，以输出该谐波消除讯号。如申请专利范围第11项或第12项所述之混频装置，其中该谐波消除讯号与该N次谐波讯号相对应。如申请专利范围第13项所述之混频装置，其中该增益值系为1/N。如申请专利范围第13项所述之混频装置，其中N=3。如申请专利范围第11项或第12所述之混频装置，其中该谐波消除讯号与该N次谐波讯号相对应时，则该增益值系为1/N。一种混频装置，用以接收一输入讯号以输出一混频输出讯号，混频装置该包含：一第一混频电路，其系用以接受该输入讯号及一第一时脉讯号，并用以输出一第一混频讯号；一第二混频电路，其系用以接受该输入讯号及一第二时脉讯号，并用以输出一第二混频讯号，其中，该第二及该第一时脉讯号之频率具有一N倍频关系，该第二混频讯号与该第一混频讯号之增益具有1/N倍关系，N为正整数；以及一加总电路，用以接收该第一混频讯号与该第二混频讯号，且用以产生该混频输出讯号。如申请专利范围第17项所述之混频装置，其中N=3。如申请专利范围第17项所述之混频装置，其中该加总电路系为一节点。如申请专利范围第17项所述之混频装置，还包括：一第三混频电路，其系用以接受该输入讯号及一第三时脉讯号，并用以输出一第三混频讯号，其中，该第三及该第一时脉讯号之频率具有一M倍频关系，该第三混频讯号与该第一混频讯号之增益具有1/M倍关系，M为正整数，M不等于N；以及其中，该加总电路用以接收该第一、该第二与该第三混频讯号，且用以产生该混频输出讯号。如申请专利范围第20项所述之混频装置，其中N=3，M=5。 |
