| 主权项 |
一种积体电路晶片，包括：一第一电子装置，包括一第一元件，其中该第一电子装置系设置于一膜层中内之一第一区域；一第二电子装置，包括一第二元件，其中该第二电子装置系设置于该膜层中之一第二区域，而该第一与第二电子装置系以位同在一质量中心(common centroid)上来达到电性上相匹配；以及一共同电极元件，为该第一与第二电子装置所共享，该共同电极元件系部分设置于该膜层中；其中该第一区域之过半以上部分重叠于该第二区域，而该第一元件与该共同电极元件间之一第一间隙与该第二元件与该共同电极元件间之一第二间隙大体相同，而该第一间隙系少于该共同电极元件宽度之三倍，且该共同电极元件具有复数个共同电极指状物，该些共同电极指状物各自包括沿着一第一方向延伸之一第一部分与沿着一第二方向延伸之一第二部分，其中该第一方向与该第二方向系为非共线性(non co-linear)。如申请专利范围第1项所述之积体电路晶片，其中该第一与第二电子元件为电容器。如申请专利范围第2项所述之积体电路晶片，其中该共同电极元件为该第一与第二电子装置所共享之一接地电极之一部，其中该第一元件为用于该第一电子装置之一正电极之一最内部指状物，而该第二元件为用于该第二电子装置之一正电极之一最内部指状物。如申请专利范围第2项所述之积体电路晶片，其中该第一与第二电子装置系为叉合型电容器。如申请专利范围第1项所述之积体电路晶片，其中该共同电极元件具有择自于由十字型、X型、T型、直线型、弯曲型、螺旋型、S型、Z型、反复S型、反复Z型及上述型态之组合所组成族群之一形状。一种积体电路晶片，包括：一第一电子装置，包括设置于于一膜层内之一第一元件；一第二电子装置，包括设置于该膜层内之一第二元件，该第一与第二电子装置系电性上相匹配；以及一共同电极元件，为该第一与第二电子装置所共享，该共同电极元件至少部分设置于该膜层内；其中该第一构件距该共同电极元件一第一间隙，而该第二构件距该共同电极元件一第二间隙，该第一间隙与该第二间隙分别少于该共同电极元件之三倍宽度，且该共同电极元件具有复数个共同电极指状物，该些共同电极指状物各自包括沿着一第一方向延伸之一第一部分与沿着一第二方向延伸之一第二部分，其中该第一方向与该第二方向系为非共线性(non co-linear)。如申请专利范围第6项所述之积体电路晶片，其中该第一与第二电子装置为电容器。如申请专利范围第7项所述之积体电路晶片，其中该共同电极元件系为为该第一与第二电子装置所共享之一接地电极之一部，而该第一元件为用于该第一电子装置之一正电极之最内部指状物，而该第二元件为用于该第二电子装置之一正电极之最内部指状物。如申请专利范围第7项所述之积体电路晶片，其中该第一与第二电子装置为叉合型电容器。如申请专利范围第6项所述之积体电路晶片，其中该第一电子装置系设置于该膜层内之一第一区域，而该第二电子装置系设置于该膜层内之一第二区域，而该第一区域大体重叠于该第二区域。如申请专利范围第6项所述之积体电路晶片，其中该共同电极元件具有择自于由十字型、X型、T型、直线型、弯曲型、螺旋型、S型、Z型、反复S型、反复Z型及上述型态之组合所组成族群之一形状。一种积体电路晶片，包括：一第一叉合型电容装置，包括设置于一膜层内之一第一组指状电极；一第二叉合型电容装置，包括设置于该膜层内之一第二组指状电极；以及一共同电极，为该第一与第二电容装置所共享，该共同电极包括设置于该膜层内之一组共同指状电极；其中至少该第一组指状电极之一系邻近于该共同指状电极并相隔一第一间隙，而该第二组指状电极之一系邻近于该共同指状电极并相隔一第二间隙，该第一间隙大于该第二间隙之20%，而该第二间隙不大于该第一间隙之20%，且该共同电极具有复数个共同电极指状物，该些共同电极指状物各自包括沿着一第一方向延伸之一第一部分与沿着一第二方向延伸之一第二部分，其中该第一方向与该第二方向系为非共线性(non co-linear)。如申请专利范围第12项所述之积体电路晶片，其中该第一组指状电极之一分别相邻于该些共同指状电极之一。如申请专利范围第12项所述之积体电路晶片，其中该第二组指状电极之一分别系相邻于该些共同指状电极之一。如申请专利范围第12项所述之积体电路晶片，其中该第一电容装置系设置于该膜层内之一第一区域，而该第二电容装置系设置该第一膜层内之一第二区域，该第一区域过半部分重叠于该第二区域。如申请专利范围第12项所述之积体电路晶片，其中该共同指状电极具有择自于由十字型、X型、T型、直线型、弯曲型、螺旋型、S型、Z型、反复S型、反复Z型及上述型态之组合所组成族群之一形状。 |
