| 主权项 |
一种时脉生成系统，系至少产生第1频率时脉、和该第1频率时脉具有第1预定比关系的第2频率时脉、以及和前述第1频率时脉具有第2预定比关系的第3频率时脉者，其具备：第1 PLL电路，具有对第1基准输入时脉和第1比较输入时脉的相位进行比较，然后将其比较结果当作第1相位比较输出予以输出的第1相位比较器、对该第1相位比较输出进行低域通过的第1低通滤波器、将该第1低通滤波器之滤波器输出当作控制输入，而用以产生和前述第2频率时脉具有一定比率之第1振荡频率信号的第1控制振荡器、将当作基准时脉输入之前述第1频率时脉予以分频，而得到前述第1基准输入时脉的第1基准输入分频电路、以及将前述第1控制振荡器之第1振荡频率信号予以分频，而得到前述第1比较输入时脉的第1比较输入分频电路，其中，前述第1比较输入分频电路或者前述第1基准输入分频电路系为根据第1分频值控制信号而以不同分频值进行分频的分频值切换型分频电路；第1分频值控制电路，将对应于前述第1振荡频率信号之时脉以及前述第1比较输入时脉或是前述第1基准输入时脉予以输入，产生使前述第1振荡频率信号变成和前述第2频率时脉具有一定比率之频率的前述第1分频值控制信号，用以切换前述第1比较输入分频电路或者前述第1基准输入分频电路的分频值；第2 PLL电路，具有对第2基准输入时脉和第2比较输入时脉的相位进行比较，然后将其比较结果当作第2相位比较输出予以输出的第2相位比较器、对该第2相位比较输出进行低域通过的第2低通滤波器、将该第2低通滤波器之滤波器输出当作控制输入，而用以产生和前述第3频率时脉具有一定比率之第2振荡频率信号的第2控制振荡器、将当作基准时脉输入之前述第1频率时脉予以分频，而得到前述第2基准输入时脉的第2基准输入分频电路、以及将前述第2控制振荡器之第2振荡频率信号予以分频，而得到前述第2比较输入时脉的第2比较输入分频电路，其中，前述第2比较输入分频电路或者前述第2基准输入分频电路系为根据第2分频值控制信号而以不同分频值进行分频的分频值切换型分频电路；以及第2分频值控制电路，将对应于前述第2振荡频率信号之时脉以及前述第2比较输入时脉或是前述第2基准输入时脉予以输入，产生使前述第2振荡频率信号变成和前述第3频率时脉具有一定比率之频率的前述第2分频值控制信号，用以切换前述第2比较输入分频电路或者前述第2基准输入分频电路的分频值；前述第2频率时脉系为将前述第1振荡频率信号以预定分频值予以分频所得到者，而前述第3频率时脉系为将前述第2振荡频率信号以预定分频值予以分频所得到者；前述第1频率时脉系为27 MHz，前述第2频率时脉系为33.8688 MHz，前述第3频率时脉系为36.864 MHz。一种时脉生成系统，系至少产生第1频率时脉、和该第1频率时脉具有第1预定比关系的第2频率时脉、以及和前述第1频率时脉具有第2预定比关系的第3频率时脉者，其具备：第1 PLL电路，具有对第1基准输入时脉和第1比较输入时脉的相位进行比较，然后将其比较结果当作第1相位比较输出予以输出的第1相位比较器、对该第1相位比较输出进行低域通过的第1低通滤波器、将该第1低通滤波器之滤波器输出当作控制输入，而用以产生和前述第2频率时脉具有一定比率之第1振荡频率信号的第1控制振荡器、将当作基准时脉输入之前述第1频率时脉予以分频，而得到前述第1基准输入时脉的第1基准输入分频电路、以及将前述第1控制振荡器之第1振荡频率信号予以分频，而得到前述第1比较输入时脉的第1比较输入分频电路，其中，前述第1比较输入分频电路或者前述第1基准输入分频电路系为根据第1分频值控制信号而以不同分频值进行分频的分频值切换型分频电路；第1分频值控制电路，将对应于前述第1振荡频率信号之时脉以及前述第1比较输入时脉或是前述第1基准输入时脉予以输入，产生使前述第1振荡频率信号变成和前述第2频率时脉具有一定比率之频率的前述第1分频值控制信号，用以切换前述第1比较输入分频电路或者前述第1基准输入分频电路的分频值；第2 PLL电路，具有对第2基准输入时脉和第2比较输入时脉的相位进行比较，然后将其比较结果当作第2相位比较输出予以输出的第2相位比较器、对该第2相位比较输出进行低域通过的第2低通滤波器、将该第2低通滤波器之滤波器输出当作控制输入，而用以产生和前述第3频率时脉具有一定比率之第2振荡频率信号的第2控制振荡器、将当作基准时脉输入之前述第1频率时脉予以分频，而得到前述第2基准输入时脉的第2基准输入分频电路、以及将前述第2控制振荡器之第2振荡频率信号予以分频，而得到前述第2比较输入时脉的第2比较输入分频电路，其中，前述第2比较输入分频电路或者前述第2基准输入分频电路系为根据第2分频值控制信号而以不同分频值进行分频的分频值切换型分频电路；以及第2分频值控制电路，将对应于前述第2振荡频率信号之时脉以及前述第2比较输入时脉或是前述第2基准输入时脉予以输入，产生使前述第2振荡频率信号变成和前述第3频率时脉具有一定比率之频率的前述第2分频值控制信号，用以切换前述第2比较输入分频电路或者前述第2基准输入分频电路的分频值；前述第2频率时脉系为将前述第1振荡频率信号以预定分频值予以分频所得到者，而前述第3频率时脉系为将前述第2振荡频率信号以预定分频值予以分频所得到者；前述第1分频值控制电路系具有将对应于前述第1振荡频率信号之时脉当作时脉输入，并将前述第1比较输入时脉或是前述第1基准输入时脉当作资料输入的第1正反器(flip flop，以下简称FF)电路、将前述第1 FF电路之输出从初始值开始反覆计数至设定值为止的第1计数器、产生将前述第1计数器的计数值予以解码后的第1解码输出的第1解码器、以及将前述第1解码输出当作资料输入，并将前述第1 FF电路之输出当作时脉输入，而输出前述第1分频值控制信号的第2 FF电路，而前述第2分频值控制电路系具有将对应于前述第2振荡频率信号之时脉当作时脉输入，并将前述第2比较输入时脉或是前述第2基准输入时脉当作资料输入的第3 FF电路、将前述第3 FF电路之输出从初始值开始反覆计数至设定值为止的第2计数器、产生将前述第2计数器的计数值予以解码后的第2解码输出的第2解码器、以及将前述第2解码输出当作资料输入，并将前述第3 FF电路之输出当作时脉输入，而输出前述第2分频值控制信号的第4 FF电路。一种时脉生成系统，系至少产生第1频率时脉、和该第1频率时脉具有第1预定比关系的第2频率时脉、以及和前述第1频率时脉具有第2预定比关系的第3频率时脉者，其具备：第1 PLL电路，具有对第1基准输入时脉和第1比较输入时脉的相位进行比较，然后将其比较结果当作第1相位比较输出予以输出的第1相位比较器、对该第1相位比较输出进行低域通过的第1低通滤波器、将该第1低通滤波器之滤波器输出当作控制输入，而用以产生和前述第2频率时脉具有一定比率之第1振荡频率信号的第1控制振荡器、将当作基准时脉输入之前述第1频率时脉予以分频，而得到前述第1基准输入时脉的第1基准输入分频电路、以及将前述第1控制振荡器之第1振荡频率信号予以分频，而得到前述第1比较输入时脉的第1比较输入分频电路，其中，前述第1比较输入分频电路或者前述第1基准输入分频电路系为根据第1分频值控制信号而以不同分频值进行分频的分频值切换型分频电路；第1分频值控制电路，将对应于前述第1振荡频率信号之时脉以及前述第1比较输入时脉或是前述第1基准输入时脉予以输入，产生使前述第1振荡频率信号变成和前述第2频率时脉具有一定比率之频率的前述第1分频值控制信号，用以切换前述第1比较输入分频电路或者前述第1基准输入分频电路的分频值；第2 PLL电路，具有对第2基准输入时脉和第2比较输入时脉的相位进行比较，然后将其比较结果当作第2相位比较输出予以输出的第2相位比较器、对该第2相位比较输出进行低域通过的第2低通滤波器、将该第2低通滤波器之滤波器输出当作控制输入，而用以产生和前述第3频率时脉具有一定比率之第2振荡频率信号的第2控制振荡器、将当作基准时脉输入之前述第1频率时脉予以分频，而得到前述第2基准输入时脉的第2基准输入分频电路、以及将前述第2控制振荡器之第2振荡频率信号予以分频，而得到前述第2比较输入时脉的第2比较输入分频电路，其中，前述第2比较输入分频电路或者前述第2基准输入分频电路系为根据第2分频值控制信号而以不同分频值进行分频的分频值切换型分频电路；以及第2分频值控制电路，将对应于前述第2振荡频率信号之时脉以及前述第2比较输入时脉或是前述第2基准输入时脉予以输入，产生使前述第2振荡频率信号变成和前述第3频率时脉具有一定比率之频率的前述第2分频值控制信号，用以切换前述第2比较输入分频电路或者前述第2基准输入分频电路的分频值；具有以各自不同之分频值对前述第1振荡频率信号进行分频的第1群之复数个分频器，且从前述第1群之复数个分频器，输出包含前述第2频率时脉以及和该第2频率时脉具有预定比率关系之复数个时脉的第2频率系列之时脉群；具有以各自不同之分频值对前述第2振荡频率信号进行分频的第2群之复数个分频器，且从前述第2群之复数个分频器，输出包含前述第3频率时脉以及和该第3频率时脉具有预定比率关系之复数个时脉的第3频率系列之时脉群；以及具有以预定分频值对前述第1频率时脉进行分频的至少一个分频器，且输出包含前述第1频率时脉以及和来自前述一个分频器之前述第1频率时脉具有预定比率关系之至少一个时脉的第1频率系列之时脉群。如申请专利范围第3项之时脉生成系统，其中，前述第1频率时脉系为27 MHz，前述第2频率时脉系为33.8688 MHz，前述第3频率时脉系为36.864 MHz。如申请专利范围第3项之时脉生成系统，其中，前述第1分频值控制电路系具有将对应于前述第1振荡频率信号之时脉当作时脉输入，并将前述第1比较输入时脉或是前述第1基准输入时脉当作资料输入的第1正反器(flip flop，以下简称FF)电路、将前述第1 FF电路之输出从初始值开始反覆计数至设定值为止的第1计数器、产生将前述第1计数器的计数值予以解码后的第1解码输出的第1解码器、以及将前述第1解码输出当作资料输入，并将前述第1 FF电路之输出当作时脉输入，而输出前述第1分频值控制信号的第2 FF电路，而前述第2分频值控制电路系具有将对应于前述第2振荡频率信号之时脉当作时脉输入，并将前述第2比较输入时脉或是前述第2基准输入时脉当作资料输入的第3 FF电路、将前述第3 FF电路之输出从初始值开始反覆计数至设定值为止的第2计数器、产生将前述第2计数器的计数值予以解码后的第2解码输出的第2解码器、以及将前述第2解码输出当作资料输入，并将前述第3 FF电路之输出当作时脉输入，而输出前述第2分频值控制信号的第4FF电路。一种时脉生成系统，系至少产生第1频率时脉、和该第1频率时脉具有第1预定比关系的第2频率时脉、以及和前述第1频率时脉具有第2预定比关系的第3频率时脉者，其具备：第1 PLL电路，具有对第1基准输入时脉和第1比较输入时脉的相位进行比较，然后将其比较结果当作第1相位比较输出予以输出的第1相位比较器、对该第1相位比较输出进行低域通过的第1低通滤波器、将该第1低通滤波器之滤波器输出当作控制输入，而用以产生和前述第2频率时脉具有一定比率之第1振荡频率信号的第1控制振荡器、将当作基准时脉输入之前述第1频率时脉予以分频，而得到前述第1基准输入时脉的第1基准输入分频电路、以及将前述第1控制振荡器之第1振荡频率信号予以分频，而得到前述第1比较输入时脉的第1比较输入分频电路，其中，前述第1比较输入分频电路或者前述第1基准输入分频电路系为根据第1分频值控制信号而以不同分频值进行分频的分频值切换型分频电路；第1分频值控制电路，将对应于前述第1振荡频率信号之时脉以及前述第1比较输入时脉或是前述第1基准输入时脉予以输入，产生使前述第1振荡频率信号变成和前述第2频率时脉具有一定比率之频率的前述第1分频值控制信号，用以切换前述第1比较输入分频电路或者前述第1基准输入分频电路的分频值；第2 PLL电路，具有对第2基准输入时脉和第2比较输入时脉的相位进行比较，然后将其比较结果当作第2相位比较输出予以输出的第2相位比较器、对该第2相位比较输出进行低域通过的第2低通滤波器、将该第2低通滤波器之滤波器输出当作控制输入，而用以产生和前述第3频率时脉具有一定比率之第2振荡频率信号的第2控制振荡器、将当作基准时脉输入之前述第1频率时脉予以分频，而得到前述第2基准输入时脉的第2基准输入分频电路、以及将前述第2控制振荡器之第2振荡频率信号予以分频，而得到前述第2比较输入时脉的第2比较输入分频电路，其中，前述第2比较输入分频电路或者前述第2基准输入分频电路系为根据第2分频值控制信号而以不同分频值进行分频的分频值切换型分频电路；以及第2分频值控制电路，将对应于前述第2振荡频率信号之时脉以及前述第2比较输入时脉或是前述第2基准输入时脉予以输入，产生使前述第2振荡频率信号变成和前述第3频率时脉具有一定比率之频率的前述第2分频值控制信号，用以切换前述第2比较输入分频电路或者前述第2基准输入分频电路的分频值；前述第1频率时脉系为27MHz，前述第2频率时脉系为33.8688MHz，前述第3频率时脉系为36.864MHz。如申请专利范围第6项之时脉生成系统，其中，前述第1分频值控制电路系具有将对应于前述第1振荡频率信号之时脉当作时脉输入，并将前述第1比较输入时脉或是前述第1基准输入时脉当作资料输入的第1正反器(flip flop，以下简称FF)电路、将前述第1 FF电路之输出从初始值开始反覆计数至设定值为止的第1计数器、产生将前述第1计数器的计数值予以解码后的第1解码输出的第1解码器、以及将前述第1解码输出当作资料输入，并将前述第1 FF电路之输出当作时脉输入，而输出前述第1分频值控制信号的第2 FF电路，而前述第2分频值控制电路系具有将对应于前述第2振荡频率信号之时脉当作时脉输入，并将前述第2比较输入时脉或是前述第2基准输入时脉当作资料输入的第3 FF电路、将前述第3 FF电路之输出从初始值开始反覆计数至设定值为止的第2计数器、产生将前述第2计数器的计数值予以解码后的第2解码输出的第2解码器、以及将前述第2解码输出当作资料输入，并将前述第3 FF电路之输出当作时脉输入，而输出前述第2分频值控制信号的第4 FF电路。一种时脉生成系统，系至少产生第1频率时脉、和该第1频率时脉具有第1预定比关系的第2频率时脉、以及和前述第1频率时脉具有第2预定比关系的第3频率时脉者，其具备：第1 PLL电路，具有对第1基准输入时脉和第1比较输入时脉的相位进行比较，然后将其比较结果当作第1相位比较输出予以输出的第1相位比较器、对该第1相位比较输出进行低域通过的第1低通滤波器、将该第1低通滤波器之滤波器输出当作控制输入，而用以产生和前述第2频率时脉具有一定比率之第1振荡频率信号的第1控制振荡器、将当作基准时脉输入之前述第1频率时脉予以分频，而得到前述第1基准输入时脉的第1基准输入分频电路、以及将前述第1控制振荡器之第1振荡频率信号予以分频，而得到前述第1比较输入时脉的第1比较输入分频电路，其中，前述第1比较输入分频电路或者前述第1基准输入分频电路系为根据第1分频值控制信号而以不同分频值进行分频的分频值切换型分频电路；第1分频值控制电路，将对应于前述第1振荡频率信号之时脉以及前述第1比较输入时脉或是前述第1基准输入时脉予以输入，产生使前述第1振荡频率信号变成和前述第2频率时脉具有一定比率之频率的前述第1分频值控制信号，用以切换前述第1比较输入分频电路或者前述第1基准输入分频电路的分频值；第2 PLL电路，具有对第2基准输入时脉和第2比较输入时脉的相位进行比较，然后将其比较结果当作第2相位比较输出予以输出的第2相位比较器、对该第2相位比较输出进行低域通过的第2低通滤波器、将该第2低通滤波器之滤波器输出当作控制输入，而用以产生和前述第3频率时脉具有一定比率之第2振荡频率信号的第2控制振荡器、将当作基准时脉输入之前述第1频率时脉予以分频，而得到前述第2基准输入时脉的第2基准输入分频电路、以及将前述第2控制振荡器之第2振荡频率信号予以分频，而得到前述第2比较输入时脉的第2比较输入分频电路，其中，前述第2比较输入分频电路或者前述第2基准输入分频电路系为根据第2分频值控制信号而以不同分频值进行分频的分频值切换型分频电路；以及第2分频值控制电路，将对应于前述第2振荡频率信号之时脉以及前述第2比较输入时脉或是前述第2基准输入时脉予以输入，产生使前述第2振荡频率信号变成和前述第3频率时脉具有一定比率之频率的前述第2分频值控制信号，用以切换前述第2比较输入分频电路或者前述第2基准输入分频电路的分频值；前述第1分频值控制电路系具有将对应于前述第1振荡频率信号之时脉当作时脉输入，并将前述第1比较输入时脉或是前述第1基准输入时脉当作资料输入的第1正反器(flip flop，以下简称FF)电路、将前述第1 FF电路之输出从初始值开始反覆计数至设定值为止的第1计数器、产生将前述第1计数器的计数值予以解码后的第1解码输出的第1解码器、以及将前述第1解码输出当作资料输入，并将前述第1 FF电路之输出当作时脉输入，而输出前述第1分频值控制信号的第2 FF电路，而前述第2分频值控制电路系具有将对应于前述第2振荡频率信号之时脉当作时脉输入，并将前述第2比较输入时脉或是前述第2基准输入时脉当作资料输入的第3 FF电路、将前述第3 FF电路之输出从初始值开始反覆计数至设定值为止的第2计数器、产生将前述第2计数器的计数值予以解码后的第2解码输出的第2解码器、以及将前述第2解码输出当作资料输入，并将前述第3 FF电路之输出当作时脉输入，而输出前述第2分频值控制信号的第4 FF电路。一种时脉生成系统，系根据第1频率时脉产生和该第1频率时脉具有预定比关系的第2频率时脉者，其具备：PLL电路，具有对基准输入时脉和比较输入时脉的相位进行比较，然后将其比较结果当作相位比较输出予以输出的相位比较器、对该相位比较输出进行低域通过的低通滤波器、将该低通滤波器之滤波器输出当作控制输入，而用以产生和前述第2频率时脉具有一定比率之振荡频率信号的控制振荡器、将当作基准时脉输入之前述第1频率时脉予以分频，而得到前述基准输入时脉的基准输入分频电路、以及将前述控制振荡器之振荡频率信号予以分频，而得到前述比较输入时脉的比较输入分频电路，其中，前述比较输入分频电路或者前述基准输入分频电路系为根据分频值控制信号而以不同分频值进行分频的分频值切换型分频电路；以及分频值控制电路，将对应于前述振荡频率信号之时脉以及前述比较输入时脉或是前述基准输入时脉予以输入，产生使前述振荡频率信号变成和前述第2频率时脉具有一定比率之频率的前述分频值控制信号，用以切换前述比较输入分频电路或者前述基准输入分频电路的分频值；前述第1频率时脉系为27MHz，前述第2频率时脉系为33.8688 MHz。如申请专利范围第9项之时脉生成系统，其中，前述分频值控制电路系具有将对应于前述振荡频率信号之时脉当作时脉输入，并将前述比较输入时脉或是前述基准输入时脉当作资料输入的第1 FF电路、将前述第1 FF电路之输出从初始值开始反覆计数至设定值为止的计数器、产生将前述计数器的计数值予以解码后的解码输出的解码器、以及将前述解码输出当作资料输入，并将前述第1 FF电路之输出当作时脉输入，而输出前述分频值控制信号的第2 FF电路。一种时脉生成系统，系根据第1频率时脉产生和该第1频率时脉具有预定比关系的第2频率时脉者，其具备：PLL电路，具有对基准输入时脉和比较输入时脉的相位进行比较，然后将其比较结果当作相位比较输出予以输出的相位比较器、对该相位比较输出进行低域通过的低通滤波器、将该低通滤波器之滤波器输出当作控制输入，而用以产生和前述第2频率时脉具有一定比率之振荡频率信号的控制振荡器、将当作基准时脉输入之前述第1频率时脉予以分频，而得到前述基准输入时脉的基准输入分频电路、以及将前述控制振荡器之振荡频率信号予以分频，而得到前述比较输入时脉的比较输入分频电路，其中，前述比较输入分频电路或者前述基准输入分频电路系为根据分频值控制信号而以不同分频值进行分频的分频值切换型分频电路；以及分频值控制电路，将对应于前述振荡频率信号之时脉以及前述比较输入时脉或是前述基准输入时脉予以输入，产生使前述振荡频率信号变成和前述第2频率时脉具有一定比率之频率的前述分频值控制信号，用以切换前述比较输入分频电路或者前述基准输入分频电路的分频值；前述第1频率时脉系为27 MHz，前述第2频率时脉系为36.864 MHz。如申请专利范围第11项之时脉生成系统，其中，前述分频值控制电路系具有将对应于前述振荡频率信号之时脉当作时脉输入，并将前述比较输入时脉或是前述基准输入时脉当作资料输入的第1 FF电路、将前述第1 FF电路之输出从初始值开始反覆计数至设定值为止的计数器、产生将前述计数器的计数值予以解码后的解码输出的解码器、以及将前述解码输出当作资料输入，并将前述第1 FF电路之输出当作时脉输入，而输出前述分频值控制信号的第2 FF电路。一种时脉生成系统，系根据第1频率时脉产生和该第1频率时脉具有预定比关系的第2频率时脉者，其具备：PLL电路，具有对基准输入时脉和比较输入时脉的相位进行比较，然后将其比较结果当作相位比较输出予以输出的相位比较器、对该相位比较输出进行低域通过的低通滤波器、将该低通滤波器之滤波器输出当作控制输入，而用以产生和前述第2频率时脉具有一定比率之振荡频率信号的控制振荡器、将当作基准时脉输入之前述第1频率时脉予以分频，而得到前述基准输入时脉的基准输入分频电路、以及将前述控制振荡器之振荡频率信号予以分频，而得到前述比较输入时脉的比较输入分频电路，其中，前述比较输入分频电路或者前述基准输入分频电路系为根据分频值控制信号而以不同分频值进行分频的分频值切换型分频电路；以及分频值控制电路，将对应于前述振荡频率信号之时脉以及前述比较输入时脉或是前述基准输入时脉予以输入，产生使前述振荡频率信号变成和前述第2频率时脉具有一定比率之频率的前述分频值控制信号，用以切换前述比较输入分频电路或者前述基准输入分频电路的分频值；前述分频值控制电路系具有将对应于前述振荡频率信号之时脉当作时脉输入，并将前述比较输入时脉或是前述基准输入时脉当作资料输入的第1 FF电路、将前述第1 FF电路之输出从初始值开始反覆计数至设定值为止的计数器、产生将前述计数器的计数值予以解码后的解码输出的解码器、以及将前述解码输出当作资料输入，并将前述第1 FF电路之输出当作时脉输入，而输出前述分频值控制信号的第2 FF电路。 |
