限制竞争RAM锁存器

摘要

本发明公开了一种限制竞争RAM锁存器，所述RAM锁存器分为n型和p型。其中所述n型RAM锁存器，包括n型SSTCL锁存器，还包括与所述n型SSTCL锁存器的PMOS管MP4并联的两个PMOS管MP8和MP10，以及与所述n型SSTCL锁存器的另一PMOS管MP5并联的另外两个PMOS管MP9和MP11，其中所述PMOS管MP8和MP10串联，所述PMOS管MP9和MP11串联。该结构采用并行充电支路解决了结点竞争短路问题，可以在保持较高充电速度的同时降低短路功耗，并且时钟负载只有一个NMOS管，有利于节省时钟部分的功耗。HSPICE电路仿真结果显示，在500MHz的时钟频率下，同参考文献结构SRIDL相比CC-RAM可以降低功耗延迟积21.4％。

主权项

一种限制竞争RAM锁存器，包括静态单时钟负载管锁存器SSTCL锁存器，其特征在于，还包括与所述SSTCL锁存器的PMOS管MP4并联的两个PMOS管MP8和MP10，以及与所述SSTCL锁存器的另一PMOS管MP5并联的另外两个PMOS管MP9和MP11，其中所述PMOS管MP8和MP10串联，所述PMOS管MP9和MP11串联。