| 发明名称 | 用于校正时钟信号的占空比的装置和方法 | ||
| 摘要 | 本发明涉及用于校正时钟信号的占空比的装置和方法，其中一种时钟校正电路，包括：延迟锁定环(DLL)，被配置为将外部时钟信号延迟并生成内部时钟信号，第一占空比校正(DCC)单元，被配置为响应于第一占空比代码校正外部时钟信号的占空比，第二DCC单元，被配置为响应于第二占空比代码校正内部时钟信号的占空比，以及占空比代码生成单元，被配置为从第一和第二DCC单元的输出中选择输出并通过检测所选择的输出的占空比比率来生成第一和第二占空比代码。 | ||
| 申请公布号 | CN102055436A | 申请公布日期 | 2011.05.11 |
| 申请号 | CN200910262085.X | 申请日期 | 2009.12.23 |
| 申请人 | 海力士半导体有限公司 | 发明人 | 沈锡辅 |
| 分类号 | H03K3/017(2006.01)I;H03L7/08(2006.01)I | 主分类号 | H03K3/017(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 杨林森;康建峰 |
| 主权项 | 一种时钟校正电路，包括：延迟锁定环(DLL)，被配置为将外部时钟信号延迟并生成内部时钟信号；第一占空比校正(DCC)单元，被配置为响应于第一占空比代码校正所述外部时钟信号的占空比；第二占空比校正单元，被配置为响应于第二占空比代码校正所述内部时钟信号的占空比；以及占空比代码生成单元，被配置为从所述第一和第二占空比校正单元的输出中选择输出并通过检测所选择的输出的占空比比率来生成所述第一和第二占空比代码。 | ||
| 地址 | 韩国京畿道利川市 | ||