内存侦测电路

摘要

一种内存侦测电路，包括一第一开关元件，与一备用电源相连，并与一第一通道的内存插槽相连以接收一第一内存侦测信号；一第二开关元件，与所述第一开关元件和备用电源相连；一第三开关元件，与所述第二开关元件和备用电源相连，并与一第二通道的内存插槽相连以接收一第二内存侦测信号；一第四开关元件，与所述第三开关元件和备用电源相连；一第五开关元件，与所述第四开关元件和备用电源相连；一第一指示装置，与所述第二开关元件以及备用电源相连；以及一第二指示装置，与所述第四开关元件、第五开关元件以及备用电源相连；当所述第一通道、第二通道的内存插槽都插入内存条时，所述第二指示装置发出指示信号提示用户内存条工作于双通道模式。

主权项

一种内存侦测电路，包括：一第一开关元件，其第一端与一备用电源相连，并与一第一通道的内存插槽相连以接收一第一内存侦测信号，其第二端与所述备用电源相连，其第三端接地；一第二开关元件，其第一端与所述第一开关元件的第一端相连，所述第二开关元件的第二端和所述备用电源相连；一第三开关元件，其第一端与所述备用电源相连，并与一第二通道的内存插槽相连以接收一第二内存侦测信号，所述第三开关元件的第二端与所述第二开关元件的一第三端相连，所述第三开关元件的第三端接地；一第四开关元件，其第一端与所述第三开关元件的第一端相连，所述第四开关元件的第二端与所述第一开关元件的第二端相连，所述第四开关元件的第三端接地；一第五开关元件，其第一端与所述第四开关元件的第二端相连，所述第五开关元件的第二端与所述第二开关元件的第二端相连，所述第五开关元件的第三端接地；一第一指示装置，与所述第二开关元件的第二端相连；以及一第二指示装置，与所述第四开关元件的第二端相连；所述第一开关元件至第五开关元件均为NMOS场效应管，其第一端、第二端及第三端分别为场效应管的栅极、漏极及源极；当仅第一通道的内存插槽插入内存条时，所述第一内存侦测信号为低电平，所述第二内存侦测信号为高电平，使所述第一、第二开关元件截止，第三、第四开关元件导通，第五开关元件截止，所述第一指示装置显示内存条工作于单通道模式；当仅第二通道的内存插槽插入内存条时，所述第一内存侦测信号为高电平，所述第二内存侦测信号为低电平，使所述第一、第二开关元件导通，第三、第四开关元件截止，第五开关元件截止，所述第一指示装置显示内存条工作于单通道模式；当第一、第二通道的内存插槽均插入内存条时，所述第一、第二内存侦测信号均为低电平，使所述第一、第二、第三、第四开关元件均截止，第五开关元件导通，所述第二指示装置显示内存条工作于双通道模式。