高速串行总线中消除抖动的方法

摘要

本发明提出高速串行总线中消除抖动的方法，该方法通过在标准高速串行总线电路中增加一个抖动消除电路，改善传输过程中的由抖动所引起的噪声影响，提高了高速串行总线传输正确率。这里的抖动消除电路是由一组D型触发器和组合逻辑电路有机构成的，该抖动消除电路可以有效消除数字电路抖动对数据传输过程的影响，使得总线数据的传输正确率得到有效提高。

主权项

高速串行总线中消除抖动的方法，其特征是在高速串行总线中增加一个抖动消除电路，该电路包括一个采样时钟信号、4个D型触发器以及2个与门和2个或门构成的组合逻辑电路；串行总线数据输入到抖动消除电路后，第一、第二、第三3个级联的D型触发器通过采样时钟信号对输入的总线信号进行3次采样，采样结果分别为D1、D2和D3，然后通过后续组合逻辑电路进行判断，如果D1、D2和D3相同，说明串行总线数据稳定，为有效信号，则总线数据通过第四D型触发器传输到下一级电路；如果D1、D2和D3三者出现不一致，说明传输出现不稳定，判定串行总线数据为抖动，不予传输到下一级电路，输出保持原值，总线上的抖动信号不传输到下一级电路，以提高数据传输正确率；上述抖动消除电路的具体连接关系是：第一、第二、第三D型触发器级联，即第一D型触发器的输出作为第二D型触发器的输入，第二D型触发器的输出作为第三D型触发器的输入；串行总线信号输入至第一D型触发器的输入端，3次采样后得到第一至第三3个D型触发器的输出D1、D2和D3；第一与门和第一或门的三个输入均分别是第一至第三3个D型触发器的输出D1、D2和D3；第二与门的两个输入为第一或门和第四D型触发器的输出；第二或门的两个输入分别为第一与门和第二与门的输出；第四D型触发器的输入为第二或门的输出；整个抖动消除电路的输出为第四D型触发器的输出。