在特定操作模式下可降低功率消耗的芯片系统及其方法

摘要

本发明涉及一种在特定操作模式下可降低功率消耗的芯片系统及其方法。该在特定操作模式下可降低功率消耗的芯片系统，包含有一DDR3芯片、一时钟以及一存储器控制器。DDR3芯片包含有多个焊垫以及一存储体阵列，存储体阵列包含有多个存储体，其中每一存储体具有特定逻辑地址且环绕着多个焊垫。时钟用来控制数据传输速率。存储器控制器用来调整传输数据以及相关程序，并依据特定操作模式而选择性地重新指派存储体逻辑地址。

主权项

一种在特定操作模式下可降低功率消耗的芯片系统，其特征在于包含有：一DDR3芯片，包含有：多个焊垫，位于该DDR3芯片的中心；以及一存储体阵列，包含有多个存储体，其中每一存储体具有一特定逻辑地址且环绕在该多个焊垫的周围；一时钟，耦接于该DDR3芯片，用来控制一数据传输速率；以及一存储器控制器，耦接于该时钟，用来协调传输数据以及相关程序，以及用来依据特定操作模式而选择性地重新指派存储体逻辑地址。