发明名称 |
半导体装置的制造方法 |
摘要 |
一种半导体装置的制造方法,包含:工序a,准备在表面形成有第1导电型的半导体层(2)的半导体基板;工序b,覆盖半导体层(2)的规定的区域地形成第1掩模(30);工序c,向形成有第1掩模(30)的半导体层(2)注入第2导电型的杂质离子,从而形成第2导电型的阱区域(6);工序d,除去第1掩模(30)的一部分,使第1掩模(30)的厚度(t1)减少;工序e,使用光刻蚀法,形成覆盖阱区域(6)的一部分的第2掩模(34);工序f,向形成有厚度减少的第1掩模(30’)及第2掩模(34)的半导体层(6)注入第1导电型的杂质离子,从而形成第1导电型的源极区域(8)。 |
申请公布号 |
CN101584029B |
申请公布日期 |
2011.05.04 |
申请号 |
CN200780049952.0 |
申请日期 |
2007.08.31 |
申请人 |
松下电器产业株式会社 |
发明人 |
桥本浩一;桥本伸;江头恭子 |
分类号 |
H01L21/336(2006.01)I;H01L21/265(2006.01)I;H01L29/12(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
中科专利商标代理有限责任公司 11021 |
代理人 |
汪惠民 |
主权项 |
一种半导体装置的制造方法,包含:工序a,准备在表面形成有第1导电型的半导体层的半导体基板;工序b,覆盖所述半导体层的规定的区域地形成第1掩模;工序c,向形成有所述第1掩模的所述半导体层注入第2导电型的杂质离子,从而形成第2导电型的阱区域;工序d,除去所述第1掩模的一部分,使所述第1掩模的厚度减少;工序e,使用光刻蚀法,形成覆盖所述阱区域的一部分的第2掩模;工序f,向形成有所述厚度减少的第1掩模及所述第2掩模的所述半导体层注入第1导电型的杂质离子,从而形成第1导电型的源极区域,在所述工序d和所述工序e之间,进而包含工序h,形成覆盖所述厚度减少的第1掩模的侧壁形成用膜,所述工序e,包含:工序e1,在所述侧壁形成用膜之上形成覆盖所述阱区域的一部分的抗蚀剂层;和工序e2,蚀刻所述侧壁形成用膜及所述抗蚀剂层,由所述侧壁形成用膜形成所述第2掩模的同时,形成所述侧壁,所述工序f,是向形成有所述第2掩模、所述厚度减少的第1掩模及所述侧壁的所述半导体层注入第1导电型的杂质离子,从而形成第1导电型的源极区域的工序。 |
地址 |
日本大阪府 |