| 主权项 |
一种半导体晶片嵌埋结构，系包括：承载板，系具一第一表面及与其相对之第二表面，且该承载板具有至少一开口；半导体晶片，系容置于该开口中，该半导体晶片具有一主动面及与其相对之非主动面，且该主动面具复数电极垫，于该主动面具有一钝化层并露出该电极垫，又于该电极垫上具有一金属垫；缓冲层，系形成于该承载板之第一表面及半导体晶片之钝化层及金属垫表面；第一介电层，系形成于该缓冲层表面，该缓冲层之热膨胀系数系介于该半导体晶片及该第一介电层之热膨胀系数之间，以释放该半导体晶片及该第一介电层之间的热应力；以及第一线路层，系形成于该第一介电层表面，且该第一线路层藉由形成于该缓冲层及第一介电层中之第一导电结构电性连接至该半导体晶片之金属垫。如申请专利范围第1项之半导体晶片嵌埋结构，其中，该开口与该半导体晶片之间的间隙系填充有黏着材料及该缓冲层之其中一者，俾将该半导体晶片固定于该开口中。如申请专利范围第2项之半导体晶片嵌埋结构，其中，该黏着材料系为树脂材料。如申请专利范围第1项之半导体晶片嵌埋结构，其中，该承载板系为绝缘板、金属板及具有线路之电路板其中一者。如申请专利范围第1项之半导体晶片嵌埋结构，其中，该缓冲层系以网印及注入方式其中一者填充于该承载板之第一表面及半导体晶片之主动面的金属垫周围，并露出该金属垫之外表面。如申请专利范围第1项之半导体晶片嵌埋结构，其中，该缓冲层之杨氏系数系为1至1000 M Pa之间。如申请专利范围第1项之半导体晶片嵌埋结构，复包括有一线路增层结构，系形成于该第一介电层及第一线路层上，且该线路增层结构中形成有复数个第二导电结构以电性连接至该第一线路层。如申请专利范围第7项之半导体晶片嵌埋结构，其中，该线路增层结构表面形成有复数电性连接垫。如申请专利范围第8项之半导体晶片嵌埋结构，复包括有覆盖该线路增层结构之防焊层，且该防焊层表面具有复数个开孔，俾以显露线路增层结构之电性连接垫。如申请专利范围第7项之半导体晶片嵌埋结构，其中，该线路增层结构系具有至少一第二介电层、叠置于该第二介电层上之第二线路层，以及形成于该介电层中之第二导电结构。一种半导体晶片嵌埋结构，系包括：承载板，系具一第一表面及与其相对之第二表面，且该承载板具有至少一开口；半导体晶片，系容置于该开口中，该半导体晶片具有一主动面及与其相对之非主动面，且该主动面具复数电极垫，于该主动面具有一钝化层并露出该电极垫，又于该电极垫上具有一金属垫；缓冲层，系形成于该承载板之第一表面及半导体晶片之钝化层表面，并包覆在该金属垫周围，仅露出该金属垫之上表面；第一介电层，系形成于该缓冲层及金属垫表面，该缓冲层之热膨胀系数系介于该半导体晶片及该第一介电层之热膨胀系数之间，以释放该半导体晶片及该第一介电层之间的热应力；以及第一线路层，系形成于该第一介电层表面，且该第一线路层藉由形成于该第一介电层中之第一导电结构以电性连接至该半导体晶片之金属垫。如申请专利范围第11项之半导体晶片嵌埋结构，其中，该开口与该半导体晶片之间的间隙系填充有黏着材料及该缓冲层之其中一者，俾将该半导体晶片固定于该开口中。如申请专利范围第12项之半导体晶片嵌埋结构，其中，该黏着材料系为树脂材料。如申请专利范围第11项之半导体晶片嵌埋结构，其中，该承载板系为绝缘板、金属板及具有线路之电路板其中一者。如申请专利范围第11项之半导体晶片嵌埋结构，其中，该缓冲层系以网印及注入方式其中一者填充于该承载板之第一表面及半导体晶片之主动面的金属垫周围，并露出该金属垫之外表面。如申请专利范围第11项之半导体晶片嵌埋结构，其中，该缓冲层之杨氏系数系为1至1000 M Pa之间。如申请专利范围第11项之半导体晶片嵌埋结构，复包括有一线路增层结构，系形成于该第一介电层及第一线路层上，且该线路增层结构中形成有复数个第二导电结构以电性连接至该第一线路层。如申请专利范围第17项之半导体晶片嵌埋结构，其中，该线路增层结构表面形成有复数电性连接垫。如申请专利范围第18项之半导体晶片嵌埋结构，复包括有覆盖该线路增层结构之防焊层，且该防焊层表面具有复数个开孔，俾以显露线路增层结构之电性连接垫。如申请专利范围第18项之半导体晶片嵌埋结构，其中，该线路增层结构系具有至少一第二介电层、叠置于该第二介电层上之第二线路层，以及形成于该介电层中之第二导电结构。 |
