| 主权项 |
一种单向(one-directional)静电放电(electrostatic discharge,ESD)保护电路，供以保护一内部电路(internal circuit)不受单向静电放电电流(ESD current)之影响与侵害，包括：(a)一个第一静电放电端P1，供以导入该内部电路发生静电放电事件(ESD event)时之静电放电电流且其电压为V1；(b)一个第二静电放电端P2，供以流出该内部电路发生静电放电事件(ESD event)时之静电放电电流且其电压为V2；以及(c)一个第一n通道金氧半场效电晶体(n-channel metal-oxide-semiconductor field effect transistor,NMOS)，其闸极(gate)连接该第一静电放电端P1，且其汲极(drain)与源极(source)分别连接该第一静电放电端P1与该第二静电放电端P2，供以在该内部电路发生静电放电事件时该第一静电放电端P1到该第二静电放电端P2之静电放电电位差大于等于其闸极临界电压时(V1-V2≧Vth,Vth为其闸极临界电压)，在其汲源极间形成短路(short)，使静电放电电流避开该内部电路之路径分流(shunt)至其汲源极间之短路以形成静电放电保护；且该第一n通道金氧半场效电晶体为场区(field)n通道金氧半场效电晶体，其闸极下方之场区氧化层(field oxide layer)系可使闸极临界电压Vth变大。如申请专利范围第1项所述之单向静电放电保护电路，其中，在正常工作(normal operation)电压下，该第一静电放电端P1与该第二静电放电端P2间之电压差(V1-V2)系小于闸极临界电压Vth，使可避免该第一n通道金氧半场效电晶体之汲源极间发生短路。如申请专利范围第1项所述之单向静电放电保护电路，其中该临界电压值系可藉由选择不同制程之场区n通道金氧半场效电晶体加以调整，以符合不同之正常工作电压需求(V1-V2<Vth)。如申请专利范围第1项所述之单向静电放电保护电路，系具有较大之临界电压Vth，使可直接用于该内部电路对外之开汲极(open drain)之输入输出端(I/O)与电源电压端VDD间之静电放电保护。如申请专利范围第1项所述之单向静电放电保护电路，其中，该第一n通道金氧半场效电晶体之闸极为复晶矽闸极(poly-gate)，以得到较佳之静电放电保护作用。一种双向(two-directional)静电放电(electrostatic discharge,ESD)保护电路，供以保护一内部电路(internal circuit)不受双向静电放电电流(ESD current)之影响与侵害，包括：(d)一个第一静电放电端P1，供以导入/流出该内部电路发生静电放电事件(ESD event)时之静电放电电流且其电压为V1；(e)一个第二静电放电端P2，供以流出/导入该内部电路发生静电放电事件(ESD event)时之静电放电电流且其电压为V2；(f)一个第一n通道金氧半场效电晶体(n-channel metal-oxide-semiconductor field effect transistor,NMOS)，其闸极(gate)连接该第一静电放电端P1，且其汲极(drain)与源极(source)分别连接该第一静电放电端P1与该第二静电放电端P2，供以在该内部电路发生静电放电事件时该第一静电放电端P1到该第二静电放电端P2之静电放电电位差大于等于其闸极临界电压时(V1-V2≧Vth,Vth为其闸极临界电压)，在其汲源极间形成短路(short)，使静电放电电流(ESD current)避开该内部电路之路径分流(shunt)至其汲源极间之短路以形成静电放电保护；且该第一n通道金氧半场效电晶体为场区(field)n通道金氧半场效电晶体，其闸极下方之场区氧化层(field oxide layer)系可使闸极临界电压Vth变大；以及一个第二n通道金氧半场效电晶体(n-channelmetal-oxide-semiconductor field effect transistor,NMOS)，其闸极(gate)连接该第二静电放电端P2，且其汲极(drain)与源极(source)分别连接该第二静电放电端P2与该第一静电放电端P1，供以在该内部电路发生静电放电事件时该第二静电放电端P2到该第一静电放电端P1之静电放电电位差大于等于其闸极临界电压时(V2-V1≧Vth,Vth为其闸极临界电压)，在其汲源极间形成短路(short)，使静电放电电流(ESD current)避开该内部电路之路径分流(shunt)至其汲源极间之短路以形成静电放电保护。如申请专利范围第6项所述之双向静电放电保护电路，其中，在正常工作(normal operation)电压下，该第一静电放电端P1与该第二静电放电端P2间之电压差值(|V1-V2|)系小于闸极临界电压Vth，使可避免该第一n通道金氧半场效电晶体之汲源极间发生短路，亦不会使该第二n通道金氧半场效电晶体之汲源极间发生短路。如申请专利范围第6项所述之双向静电放电保护电路，其中该第一n通道金氧半场效电晶体之临界电压值系可藉由选择不同制程之场区n通道金氧半场效电晶体加以调整，以符合不同之正常工作电压需求(V1-V2<Vth)。如申请专利范围第6项所述之双向静电放电保护电路，其中，该第二n通道金氧半场效电晶体为场区(field)n通道金氧半场效电晶体，其闸极下方之场区氧化层(field oxide)系可使闸极临界电压Vth变大。如申请专利范围第9项所述之双向静电放电保护电路，其中该第二n通道金氧半场效电晶体之临界电压值系可藉由选择不同制程之场区n通道金氧半场效电晶体加以调整，以符合不同之正常工作电压需求(V2-V1<Vth)。如申请专利范围第6项所述之双向静电放电保护电路，该第一n通道金氧半场效电晶体系具有较大之临界电压Vth，使可直接用于该内部电路对外之开汲极(open drain)之输入输出端(I/O)与电源电压端VDD间之静电放电保护。如申请专利范围第9项所述之双向静电放电保护电路，该第二n通道金氧半场效电晶体系具有较大之临界电压Vth，使可用于保护来自电源电压端VDD之静电放电事件。如申请专利范围第6项所述之双向静电放电保护电路，其中，该第一n通道金氧半场效电晶体之闸极为复晶矽闸极(poly-gate)，以得到较佳之静电放电保护作用。如申请专利范围第6项所述之双向静电放电保护电路，其中，该第二n通道金氧半场效电晶体之闸极为复晶矽闸极(poly-gate)，以得到较佳之静电放电保护作用。 |
