| 主权项 |
一种记忆体时脉信号产生方法，该方法包含：根据一参考时脉信号与一时脉致能信号产生一闸控记忆体时脉信号，根据该闸控记忆体时脉信号控制一系统记忆体；其中当该时脉致能信号为致能时，使该闸控记忆体时脉信号之频率与该参考时脉信号之频率维持相同，而当该时脉致能信号为非致能时，降低该闸控记忆体时脉信号之频率；当该时脉致能信号为致能时，该系统记忆体为正常存取状态，而当该时脉致能信号为非致能时，则该系统记忆体为未被存取或是电源更新状态。如申请专利范围第1项所述之记忆体时脉信号产生方法，其中当该时脉致能信号为非致能时，使该闸控记忆体时脉信号之相位与该参考时脉信号之相位维持相同。一种闸控时脉产生电路，用以产生一闸控记忆体时脉信号，该闸控时脉产生电路包含：一时脉产生电路，用以根据一参考时脉信号与一时脉致能信号产生一延迟时脉致能信号；一延迟电路，连接至该时脉产生电路，包含有复数个闩锁电路互相串联，用以根据反相之该参考时脉信号与该延迟时脉致能信号产生一时脉周期选择信号；以及一闸控电路，连接至该时脉产生电路与该延迟电路，用以根据该参考时脉信号、该延迟时脉致能信号与该时脉周期选择信号产生该闸控记忆体时脉信号。如申请专利范围第3项所述之闸控时脉产生电路，其中当该时脉致能信号为致能时，该闸控记忆体时脉信号与该参考时脉信号频率相同且相位相同。如申请专利范围第3项所述之闸控时脉产生电路，其中当该时脉致能信号为非致能时，该闸控记忆体时脉信号与该参考时脉信号之相位相同，且该闸控记忆体时脉信号之频率较该参考时脉信号之频率慢。如申请专利范围第3项所述之闸控时脉产生电路，其中当该时脉致能信号为非致能时，期间该闸控记忆体时脉信号中之时脉周期信号可与该参考时脉信号中之任一个时脉周期信号的相位同步。如申请专利范围第3项所述之闸控时脉产生电路，其中该时脉产生电路包含：一反相器，输入端接收该时脉致能信号；以及一D型正反器；其中该D型正反器经由该反相器接收反相之该时脉致能信号，并根据该参考时脉信号之触发用以输出该延迟时脉致能信号。如申请专利范围第3项所述之闸控时脉产生电路，其中该等闩锁电路串联之数目与该闸控记忆体时脉信号之频率相关。如申请专利范围第3项所述之闸控时脉产生电路，其中每一个该闩锁电路包含：一多工器；以及一D型正反器，连接至该多工器，用以根据反相之该参考时脉信号依序输出0或1之输出信号；其中选择该等闩锁电路中之其一之输出信号成为该时脉周期选择信号。如申请专利范围第3项所述之闸控时脉产生电路，其中该闸控电路包含：一第一及闸，将该时脉周期选择信号与该参考时脉信号经过逻辑运算后输出一第一信号；一第二及闸，将该参考时脉信号与一逻辑值“1”经过逻辑运算后输出一第二信号；一第一反及闸，连接至该第一及闸，将该第一信号与该延迟时脉致能信号经过逻辑运算后输出一第三信号；一第二反及闸，连接至该第二及闸，将该第二信号与反相之该延迟时脉致能信号经过逻辑运算后输出一第四信号；以及一第三反及闸，连接至该第一反及闸与该第二反及闸，将该第三信号与该第四信号经过逻辑运算后输出成为该闸控记忆体时脉信号。如申请专利范围第10项所述之闸控时脉产生电路，其中该闸控电路更包含一反相器，用以反相该延迟时脉致能信号。一种记忆体时脉信号产生方法，用以产生一闸控记忆体时脉信号，该方法包含：根据一参考时脉信号与一时脉致能信号产生一延迟时脉致能信号；根据反相之该参考时脉信号与该延迟时脉致能信号产生一时脉周期选择信号；根据反相之该参考时脉信号与该延迟时脉致能信号产生复数个输出信号，并选择其中一个输出信号成为该时脉周期选择信号；以及根据该参考时脉信号、该延迟时脉致能信号与该时脉周期选择信号产生该闸控记忆体时脉信号。如申请专利范围第12项所述之记忆体时脉信号产生方法，其中更包含：当该时脉致能信号为致能时，使该闸控记忆体时脉信号之频率与该参考时脉信号之频率相同。如申请专利范围第12项所述之记忆体时脉信号产生方法，其中更包含：当该时脉致能信号为非致能时，降低该闸控记忆体时脉信号之频率，且使该闸控记忆体时脉信号之相位与该参考时脉信号之相位维持相同。如申请专利范围第14项所述之记忆体时脉信号产生方法，其中该闸控记忆体时脉信号中之时脉周期信号可与该参考时脉信号中之任一个时脉周期信号的相位同步。 |
