发明名称 |
三维半导体存储器器件及其制造方法 |
摘要 |
本发明提供了一种三维半导体存储器器件及其制造方法。制造半导体存储器器件的方法包括:在衬底上,交替并重复地堆叠牺牲层和绝缘层;形成穿过所述牺牲层和所述绝缘层的有源图案;对所述绝缘层和所述牺牲层连续构图,以形成沟槽;去除所述沟槽中暴露的牺牲层以形成凹进区,暴露所述有源图案的侧壁;在所述衬底上形成信息储存层;在所述信息储存层上形成栅传导层,使得所述栅传导层填充所述凹进区并且限定所述沟槽中的空区,所述空区由所述栅传导层环绕;以及对所述栅传导层执行各向同性蚀刻工艺,以在所述凹进区中形成栅电极,使得所述栅电极彼此分开。 |
申请公布号 |
CN102034760A |
申请公布日期 |
2011.04.27 |
申请号 |
CN201010505766.7 |
申请日期 |
2010.09.29 |
申请人 |
三星电子株式会社 |
发明人 |
金镇瑚;孙丙根;金汉洙;李源俊;张大铉 |
分类号 |
H01L21/8239(2006.01)I;H01L21/28(2006.01)I;H01L21/3213(2006.01)I;H01L27/105(2006.01)I |
主分类号 |
H01L21/8239(2006.01)I |
代理机构 |
中原信达知识产权代理有限责任公司 11219 |
代理人 |
李佳;穆德骏 |
主权项 |
一种制造半导体存储器器件的方法,包括:在衬底上,交替并重复地堆叠牺牲层和绝缘层;在所述衬底上形成有源图案,使得所述有源图案穿过所述牺牲层和所述绝缘层;对所述绝缘层和所述牺牲层连续构图,以形成沟槽;去除所述沟槽中暴露的牺牲层以形成凹进区,使得所述凹进区暴露所述有源图案的侧壁;在所述衬底上形成信息储存层;在所述信息储存层上形成栅传导层,使得所述栅传导层填充所述凹进区并且限定所述沟槽中的空区,所述空区由所述栅传导层环绕;以及针对所述栅传导层执行各向同性蚀刻工艺,以在所述凹进区中形成栅电极,使得所述栅电极彼此分离。 |
地址 |
韩国京畿道水原市灵通区梅滩洞416番地 |