阻抗优化的芯片系统

摘要

高带宽电路分割为多个部分，每一个部分在相应的半导体芯片上实现，生成针对每一个相应芯片的一个或更多管芯键合焊盘的布置，并且生成每一个相应芯片的芯片位置，生成给定封装和给定封装I/O布置，所述管芯键合布置和所述芯片位置的生成与给定芯片封装参数相关，并且被生成用于建立满足给定特征阻抗参数的键合线长度。提供用于生成所述分割的边界参数，该边界参数包括所述部分的数目的限度，并且可选地包括所述相应半导体芯片的面积参数的限度。

主权项

一种电子器件，包括：芯片封装，具有芯片支撑衬底以及布置在所述芯片支撑衬底附近的多个封装键合线焊盘；多个半导体芯片，所述多个半导体芯片中的每一个被支撑在所述芯片支撑衬底上的相应位置处，所述多个半导体芯片中的每一个具有多个芯片键合线焊盘；以及多条设定阻抗传输线，所述多条设定阻抗传输线中的每一条的特征阻抗与给定特征阻抗Z0实质相等，所述多条设定阻抗传输线中的每一条将所述多个半导体芯片中的至少一个的多个芯片键合线焊盘中的相应一个与所述多个封装键合线焊盘中的相应一个相连，其中，所述多条设定阻抗传输线中的每一条包括键合线，该键合线具有设定所述特征阻抗Z0的长度。