嵌入式静态随机存取存储器芯片

摘要

一种嵌入式静态随机存取存储器芯片，包括一第一SRAM阵列，各个第一SRAM单位晶格包括至少六个晶体管及至少二个传输栅，各单位晶格占有一晶格面积，由一第一X间距及一第一Y间距所界定，其中该第一X间距长于该第一Y间距；以及多个逻辑晶体管形成于该第一SRAM阵列之外，包括至少一第一逻辑晶体管及一第二逻辑晶体管，该第一逻辑晶体管具有一第一栅间距，该第二逻辑晶体管具有一第二栅间距，其中该第二栅间距为所述多个逻辑晶体管中的最小逻辑栅间距，其中该第一Y间距等于该第一栅间距的两倍，而该第一Y间距对两倍该第二逻辑栅间距的比值大于一。本发明可改善SER可靠度、提高静态噪声边限及晶体管匹配性。

主权项

一种嵌入式静态随机存取存储器芯片，用于32纳米及32纳米以下的技术世代，包括：多个第一SRAM单位晶格的一第一SRAM阵列，各个第一SRAM单位晶格包括至少六个晶体管用来形成数据锁闩以存储数据及至少二个传输栅，所述二个传输栅用以进行数据读取及写入存取，各单位晶格占有一晶格面积，该晶格面积由一第一X间距及一第一Y间距所界定，其中该第一X间距长于该第一Y间距；以及多个逻辑晶体管形成于该第一SRAM阵列之外，所述多个逻辑晶体管包括至少一第一组逻辑晶体管及一第二组逻辑晶体管，所述第一组逻辑晶体管具有一第一栅间距，所述第二组逻辑晶体管具有一第二栅间距，其中该第一栅间距定义为介于所述第一逻辑晶体管的源极接触与漏极接触之间，该第二栅间距定义为介于所述第二逻辑晶体管的源极接触与漏极接触之间，其中该第二栅间距为所述多个逻辑晶体管中的最小逻辑栅间距，其中该第一Y间距等于该第一栅间距的两倍，而该第一Y间距对两倍该第二逻辑栅间距的比值大于一。