画素阵列与其驱动方法及采用该画素阵列的显示面板

摘要

本发明涉及一种画素阵列与其驱动方法及采用该画素阵列的显示面板。该画素阵列包括多个画素、多条扫描线、多条数据线和一源极驱动电路。P(2m，n)表示第2m列第n行的画素，G(2n)表示第2n条扫描线，X(m)表示第m条数据线，m、n为整数。在第t帧期间，源极驱动电路经由数据线X(m)依序以「正、负、负、正、负、正、正、负」等极性分别驱动画素P(2m-1，n)、P(2m，n)、P(2m-1，n+1)、P(2m，n+1)、P(2m-1，n+2)、P(2m，n+2)、P(2m-1，n+3)与P(2m，n+3)。本发明画素阵列的测试程序较简单。

主权项

一种画素阵列，包括多个画素，多条扫描线，多条数据线和一源极驱动电路，其特征在于：第2m列第n行的画素表示为P(2m，n)，m、n为整数，第2n条扫描线表示为G(2n)，扫描线G(2n‑1)耦接至画素P(2m‑1，n)与画素P(2m+2，n)的控制端，扫描线G(2n)耦接至画素P(2m，n)与画素P(2m+1，n)的控制端，第m条数据线表示为X(m)，数据线X(m)耦接至画素P(2m‑1，n)与画素P(2m，n)的数据端，该源极驱动电路电性耦接该多条数据线，在一第t帧期间，该源极驱动电路经由该数据线X(m)分别以「正极性、负极性、负极性、正极性、负极性、正极性、正极性、负极性」依序驱动画素P(2m‑1，n)、P(2m，n)、P(2m‑1，n+1)、P(2m，n+1)、P(2m‑1，n+2)、P(2m，n+2)、P(2m‑1，n+3)与P(2m，n+3)，t为整数。