伪静态存储器及其写操作与刷新操作的控制方法

摘要

本发明提供了一种伪静态存储器，包括第一、第二寄存器组、写操作缓冲器及写操作标志寄存器，比较器，用于比较当前写操作所针对的存储器组地址，与第二寄存器组中的存储器组地址，并输出比较结果信号；控制电路，包括第一控制子模块，用于在当前时钟周期写操作与刷新操作冲突时，把第一寄存器组中的数据写入写操作缓冲器、并行执行刷新操作；以及，在写操作标志寄存器的写状态信号为无效标识信号时，将其置为有效标识信号；以及，在所述写操作标志寄存器的写状态信号为有效标识信号，并且比较器输出地址不同的比较结果信号时，将第二寄存器组中的数据写入其指定的存储器组中。本发明可以提高伪SRAM的存取速度，进而提高伪SRAM的工作效率。

主权项

一种伪静态存储器，其特征在于，包括第一寄存器组、第二寄存器组、写操作缓冲器及写操作标志寄存器，其中，将需要写入存储器组的新数据及对应的存储器组地址写入第一寄存器组，以及，将写操作缓冲器中已存的数据及对应的存储器组地址写入第二寄存器组；所述伪静态存储器还包括：比较器，用于比较当前写操作所针对的存储器组地址，与第二寄存器组中的存储器组地址，并输出比较结果信号；控制电路，包括第一控制子模块，用于在当前时钟周期写操作与刷新操作冲突时，把第一寄存器组中的数据写入写操作缓冲器、并行执行刷新操作；以及，在写操作标志寄存器的写状态信号为无效标识信号时，将其置为有效标识信号；以及，在所述写操作标志寄存器的写状态信号为有效标识信号，并且比较器输出地址不同的比较结果信号时，将第二寄存器组中的数据写入其指定的存储器组中。