| 发明名称 | 并行扰码/解扰码处理装置及方法 | ||
| 摘要 | 本发明公开了一种并行扰码/解扰码处理装置及方法，其中，该装置包括：生成模块，用于根据公式Dn+k＝Ak*Dn计算生成k位并行扰码序列；处理模块，用于根据生成模块生成的k位并行扰码序列对输入数据进行扰码/解扰码处理。通过本发明，能够降低低位寄存器的扇出系数。 | ||
| 申请公布号 | CN102025696A | 申请公布日期 | 2011.04.20 |
| 申请号 | CN200910173418.1 | 申请日期 | 2009.09.16 |
| 申请人 | 中兴通讯股份有限公司 | 发明人 | 丘正前 |
| 分类号 | H04L29/06(2006.01)I;H04L7/00(2006.01)I | 主分类号 | H04L29/06(2006.01)I |
| 代理机构 | 北京市浩天知识产权代理事务所 11276 | 代理人 | 许志勇 |
| 主权项 | 一种并行扰码/解扰码处理装置，其特征在于，包括：生成模块，用于根据公式Dn+k＝Ak*Dn计算生成k位并行扰码序列；处理模块，用于根据所述生成模块生成的所述k位并行扰码序列对输入数据进行扰码/解扰码处理。 | ||
| 地址 | 518057 广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法务部 | ||