一种用于负电源电压的薄层SOI集成功率器件

摘要

一种用于负电源电压的薄层SOI集成功率器件，属于半导体功率器件领域。本发明在SOI层上至少集成了nLIGBT、pLDMOS和nLDMOS中的两种或三种高压器件，同时还可集成低压MOS器件；不同的器件之间通过埋氧层和与埋氧层相连的介质隔离区实现完全隔离；介质隔离区采用常规的硅局部氧化LOCOS工艺或浅槽隔离技术实现；SOI层的厚度为0.5～3μm；高压nLIGBT和nLDMOS器件的厚栅氧化层的介质电场强度小于5×106V/cm，以满足负电源电压高压集成电路对器件栅极和源极间耐高压的要求。本发明具有寄生效应小、速度快、功耗低、抗辐照能力强等优点；实现了高低压器件的兼容；满足了负电源电压的工作环境要求。采用本发明可以制作各种性能优良的高压、高速、低导通损耗的功率器件，用于负电源电压的高压应用。

主权项

一种用于负电源电压的薄层SOI集成功率器件，包括在衬底(1)、埋氧层(2)和SOI层(3)；埋氧层(2)处于衬底(1)和SOI层(3)之间，SOI层(3)是厚度为0.5～3μm的薄层半导体；所述SOI层(3)上至少集成了高压nLIGBT器件(50)、高压pLDMOS器件(51)和高压nLDMOS器件(52)中的两种或三种器件；不同的高压器件之间通过埋氧层(2)和建立在埋氧层(2)上的介质隔离区(4)实现完全隔离；所述介质隔离区(4)采用常规的硅局部氧化LOCOS工艺或浅槽隔离技术实现；所述高压nLIGBT器件(50)的SOI层由p型体区(14)、n型漂移区(15)、p型阴极区阱(13)、n+阴极区(11)、p+阱接触区(10)、n型阳极区阱(16)、p+阳极区(12)构成，n型漂移区(15)上具有场氧化层(501)；nLIGBT栅氧化层(508)处于多晶硅栅极(507)和p型体区(14)之间，作为nLIGBT器件的厚栅氧化层，其厚度应保证氧化层中的电场强度小于5×106V/cm，以满足负电源电压高压集成电路对nLIGBT器件栅极和源极间耐高压的要求；所述p型阴极区阱(13)、p型体区(14)、n型漂移区(15)、n型阳极区阱(16)直接与埋氧层(2)相接，所述p+阳极区(12)处于阳极金属(506)下、被n型阳极区阱(16)所包围；所述n+阴极区(11)和p+阱接触区(10)并排处于阴极金属(505)下、被p型阴极区阱(13)包围；多晶硅栅极(507)、阴极金属(505)和阳极金属(506)通过层间介质(502)相互隔离；所述高压pLDMOS器件(51)的SOI层由n型体区(21)、p型漂移区(22)、n型源区阱(20)、n+阱接触区(17)、p+源区(18)、p型漏区阱(40)和p+漏区(19)构成；p型漂移区(22)上具有场氧化层(511)；nLDMOS栅氧化层(518)处于多晶硅栅极(517)和n型体区(21)之间；所述n型源区阱(20)、n型体区(21)、p型漂移区(22)、p型漏区阱(40)直接与埋氧层(2)相接；所述p+漏区(19)处于漏极金属(516)下，被p型漏区阱(40)所包围；所述p+源区(18)和n+阱接触区(17)并排处于源极金属(515)下、被n型源区阱(20)包围；多晶硅栅极(517)、源极金属(515)和漏极金属(516)通过层间介质(512)相互隔离；所述高压nLDMOS器件(52)的SOI层由p型体区(28)、n型漂移区(27)、p型源区阱(36)、n+源区(24)、p+阱接触区(25)、n型漏区阱(26)和n+漏区(23)构成；n型漂移区(27)上具有场氧化层(521)；nLDMOS栅氧化层(528)处于多晶硅栅极(527)和p型体区(28)之间，作为nLDMOS器件的厚栅氧化层，其厚度应保证氧化层中的电场强度小于5×106V/cm，以满足负电源电压高压集成电路对nLDMOS器件栅极和源极间耐高压的要求；所述p型源区阱(36)、p型体区(28)、n型漂移区(27)、n型漏区阱(26)直接与埋氧层(2)相接；所述n+漏区(23)处于漏极金属(526)下、被n型漏区阱(26)包围；所述n+源区(24)和p+阱接触区(25)并排处于源极金属(525)下、被p型源区阱(36)包围；所述多晶硅栅极(527)、源极金属(525)和漏极金属(526)通过层间介质(522)相互隔离。