摘要 |
Нейросетевой преобразователь кода в частоту, содержащий счетчик, дешифратор, память кодов, четыре элемента И, два элемента ИЛИ, два элемента задержки, два сумматора, группа цифровых выходов счетчика соединена через дешифратор со входами памяти кодов, выходы памяти кодов соединены через первый и второй элементы И с первыми входами первого и второго элементов ИЛИ соответственно, вторые входы первого и второго элементов ИЛИ соединены через третий и четвертый элементы И соответственно с первым входом цифрового кода устройства, второй частотный вход устройства соединен с входом первого элемента И и через первый элемент задержки с входом третьего элемента И, выход первого элемента ИЛИ соединен с первым суммирующим входом первого сумматора, выход первого сумматора соединен со вторым входом переноса второго сумматора, выход второго сумматора соединен со входом второго элемента И и через второй элемент задержки со входом четвертого элемента И, выход второго элемента ИЛИ соединен с первым входом второго сумматора, выход второго сумматора соединен со входом счетчика, выход переноса которого одновременно является выходом устройства, отличающийся тем, что в преобразователь введены блок памяти весовых коэффициентов и блок обучения, вход данных блока обучения соединен со входом тестовой последовательности, адресный вход блока памяти весовых коэффициентов соединен с шиной SA адреса весовых коэффициентов блока обучения, информационный вход блока памяти весовых коэффициентов соединен с шиной SD данных весовых коэффициентов блока обучения, вход разрешения записи блока памяти весовых коэффициентов соединен с выход� |