具有增加测试图案区域的参数测试线

摘要

本发明涉及一种集成电路参数测试线，提供增加的测试图案区域。此测试线包含于一基板上方的一介电层，于介电层上方的多个探针垫，以及形成于测试线内并于探针垫下方的空间内的一第一待测装置(DUT)。此测试线也可包含一第二待测装置，其以叠置的配置形成于探针垫下方并于第一待测装置上方的空间中。此测试线还可包含一多边形探针垫结构，在相邻探针垫间提供增加的测试图案区域。

主权项

一种集成电路测试线结构，包含：一基板；一介电层，形成在所述基板的上方；最左侧的探针垫、多个中间的探针垫及最右侧的探针垫，形成在所述介电层的上方，其中所述多个中间的探针垫位于所述最左侧的探针垫与所述最右侧的探针垫之间；以及一待测装置，其中，所述待测装置形成在所述测试线结构内且自所述最左侧的探针垫下方位置延伸至所述最右侧的探针垫下方位置的空间内，且所述待测装置耦接于所述最左侧的探针垫及所述最右侧的探针垫。