发明名称 |
基于串行外围设备接口总线的设备及其数据传输方法 |
摘要 |
一种基于串行外围设备接口总线的数据传输方法,该方法包括步骤:生成主机内部时钟;选择从机控制器;将主机内部时钟二分频生成串行时钟信号,并将该串行时钟信号发送给选择的从机控制器;将串行时钟信号二倍频生成从机内部时钟;分别对主机内部时钟及从机内部时钟计数;传输读/写操作控制符及目标地址;传输有效数据;及结束对从机控制器的选择。本发明能够实现高速率的数据传输,并且兼容现有技术的串行外围设备接口总线系统。 |
申请公布号 |
CN102023945A |
申请公布日期 |
2011.04.20 |
申请号 |
CN200910307464.6 |
申请日期 |
2009.09.22 |
申请人 |
鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司 |
发明人 |
黄振文 |
分类号 |
G06F13/38(2006.01)I;G06F13/42(2006.01)I |
主分类号 |
G06F13/38(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
一种基于串行外围设备接口(SPI)总线的主机控制器,可以与基于SPI总线的从机控制器进行数据传输,其特征在于,该主机控制器包括:主机时钟产生单元,用于生成主机内部时钟;从机选择单元,用于选择与主机控制器进行数据传输的从机控制器;主机时钟分频单元,用于将主机内部时钟二分频生成串行时钟信号,并将该串行时钟信号发送给选择的从机控制器;主机时钟计数单元,用于对主机内部时钟计数;主机地址缓冲区,用于缓存发送给选择的从机控制器的目标地址;主机输出数据缓冲区,用于缓存发送给选择的从机控制器的有效数据;主机输出控制逻辑单元,用于生成读/写操作控制符,从主机地址缓冲区读取发送给选择的从机控制器的目标地址,从主机输出数据缓冲区读取发送给选择的从机控制器的有效数据,并根据主机内部时钟及主机内部时钟计数值按照指定的顺序将读/写操作控制符、目标地址以及有效数据发送给选择的从机控制器,所述读/写操作控制符用于控制选择的从机控制器执行相应的读/写操作;及主机输入控制逻辑单元,用于根据主机内部时钟及主机内部时钟计数值接收选择的从机控制器发送来的有效数据,并将接收的有效数据缓存到主机输入数据缓冲区。 |
地址 |
518109 广东省深圳市宝安区龙华镇油松第十工业区东环二路2号 |