| 摘要 |
<p>Le dispositif de mémoire comprend un plan mémoire physique (PMP) comportant m premières rangées physiques (RGP1i) s'étendant selon une première direction et n deuxièmes rangées physiques (RGP2j) s'étendant selon une deuxième direction, des moyens de réception pour recevoir une adresse logique (ADR) désignant une première rangée logique (RG1i) et une deuxième rangée logique (RG2j) d'un plan mémoire logique matriciel (PML), possédant 2 premières rangées logiques s'étendant selon la première direction et 2 deuxièmes rangées logiques s'étendant selon la deuxième direction, en ce que en ce que m et n sont chacun différents d'une puissance de deux, m étant un multiple de 2 , k étant inférieur ou égal à p, et le produit de m par n étant égal à l'entier le plus proche par excès de 2 , et en ce qu'il comprend des moyens d'adressage du plan mémoire physique (PMP) configurés pour adresser une première rangée physique et une partie seulement d'une deuxième rangée physique à partir du contenu de ladite adresse logique reçue et du reste d'une division euclidienne d'une partie du contenu de cette adresse logique reçue par m/2 .</p> |
