半导体装置及用以制造电路的掩模的形成方法

摘要

本发明提供一种半导体装置及用以制造电路的掩模的形成方法，该方法包含提供一该电路的设计，其中该电路包含一装置；进行一第一逻辑运算来决定一第一区域来形成该装置的一第一元件；以及进行一第二逻辑运算来扩张该第一元件大于该第一区域而扩张至一第二区域。该第二区域的图案可用于形成该掩模；进行该装置的效能评估以选择第一及第二区域中效能较佳的区域；形成用以形成该第一元件的包含第一及第二区域中效能较佳的区域的图案的掩模。当进行效能察知逻辑运算之后，本发明可最佳化集成电路的效能结果。欲达到此项效果不需要添加任何制造步骤及不需利用到额外的芯片区域。由于在本发明实施例中能够妥善利用芯片区域，能让芯片能够被设计的更小。

主权项

一种用以制造电路的掩模的形成方法，包含：提供一电路的设计，其中该电路包含一装置；进行一第一逻辑运算以决定一第一区域，该第一区域用来形成该装置的一第一元件；进行一第二逻辑运算以扩张该第一元件至一第二区域，该第二区域大于该第一区域；在每次进行该第一逻辑运算及该第二逻辑运算的步骤之后，进行该装置的效能评估以选择该第一区域及该第二区域中效能较佳的区域；以及形成一用以形成该第一元件的掩模，其中该掩模包含该第一区域及第二区域中该效能较佳的区域的图案。