使用分数式相位检测器的时钟产生

摘要

本发明提供从输入信号产生具有减小的歪斜的一个或一个以上输出时钟信号的电路。所述输入信号具有从原始时钟信号的转变导出的转变，所述原始时钟信号具有与所述输出时钟信号的频率不同的频率。所述输出时钟信号的所述频率是将所述输入信号的频率与整数比相乘的乘积。所述电路包含累加器、分数式相位检测器和环路滤波器。所述累加器周期性地将数值偏移值与数值相位值相加。所述输出时钟信号是从此数值相位值产生。所述分数式相位检测器从所述数值相位值产生针对所述输入信号的所述转变中每一者的相应数值相位误差。所述环路滤波器从所述相应数值相位误差的滤波产生所述数值偏移值。

主权项

一种用于从输入信号产生至少一个输出时钟信号的电路，所述输入信号具有从原始时钟信号的第二多个转变所导出的第一多个转变，所述原始时钟信号具有与所述输出时钟信号的第二频率不同的第一频率，所述第二频率是将所述第一频率与第一整数值除以第二整数值的比率相乘的乘积，所述电路包括：累加器，其用于周期性地将数值偏移值与数值相位值相加，其中所述输出时钟信号是从所述数值相位值产生；分数式相位检测器，其耦合到所述累加器，用于从所述数值相位值产生针对所述输入信号的所述转变中每一者的相应数值相位误差；以及环路滤波器，其耦合到所述累加器和所述分数式相位检测器，所述环路滤波器用于从所述相应数值相位误差的滤波产生所述数值偏移值。