发明名称 芯片尺寸两面连接封装件及其制造方法
摘要 对在半导体基板开口的孔内埋入低电阻金属,形成贯通电极。通过支承部整体连结的带布线的柱电极部件被一并固定且电连接在形成于LSI芯片的连接区域上。在正面侧,在树脂密封后,通过剥离支承部使正面布线露出,在背面侧,磨削半导体基板,使贯通电极的前端露出。将在正面侧露出的正面布线,及在背面侧露出的贯通电极的前端分别作为外部连接用的布线进行使用。
申请公布号 CN102017133A 申请公布日期 2011.04.13
申请号 CN200980116752.1 申请日期 2009.05.07
申请人 国立大学法人九州工业大学 发明人 石原政道
分类号 H01L23/12(2006.01)I 主分类号 H01L23/12(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 闫小龙;王忠忠
主权项 一种芯片尺寸两面连接封装件,将在半导体基板上形成有LSI区域和电极连接区域的半导体芯片,与在位于其上下的第一主面及第二主面分别设置的外部连接用布线连接,其中,在所述电极连接区域的需要的部位开口的孔内埋入低电阻金属,形成贯通电极,在所述贯通电极的上表面区域或所述电极连接区域中固定并电连接带布线的柱电极部件,该带布线的柱电极部件中不仅形成有被支承部支承的柱电极,还形成有与其连接的正面布线,在第一主面侧,在所述半导体芯片和所述支承部的之间的空间中填充树脂后,将通过剥离支承部露出的所述正面布线作为所述外部连接用的布线进行使用,而且,在第二主面侧,将通过磨削所述半导体基板而露出的所述贯通电极的前端作为所述外部连接用的布线进行使用。
地址 日本福冈县