发明名称 线路基板及电感线的制作方法
摘要
申请公布号 申请公布日期 2011.04.11
申请号 TW096126891 申请日期 2007.07.24
申请人 日月光半导体制造股份有限公司 发明人 李宝男;邱基综
分类号 H05K1/16 主分类号 H05K1/16
代理机构 代理人 詹铭文 台北市中正区罗斯福路2段100号7楼之1;萧锡清 台北市中正区罗斯福路2段100号7楼之1
主权项 一种线路基板,包括:一叠合层;一内埋式电子元件,位于该叠合层中;至少一线路结构,位于该叠合层之一表面上,且该线路结构包括一主线与多个分支,其中该主线具有一第一端与一第二端,该第一端连接于一参考平面与该内埋式电子元件其中之一,而该第二端经由该些分支分别连接于该参考平面与该内埋式电子元件之另一;以及一焊罩层,配置于该叠合层之该表面,且该焊罩层具有一开口,用以暴露出该线路结构中的该些分支,以切断该些分支以及与该些分支相连的一部分该主线。如申请专利范围第1项所述之线路基板,其中该焊罩层更暴露出与该些分支相连的一部份该主线。如申请专利范围第1项所述之线路基板,其中该叠合层包括多个介电层与至少一导电层,该导电层位于两相邻的介电层之间。如申请专利范围第1项所述之线路基板,其中该参考平面为一接地面。如申请专利范围第1项所述之线路基板,其中该内埋式电子元件与该线路结构构成一滤波器。一种电感线的制作方法,适用于一线路基板,该线路基板包括:一叠合层;一内埋式电子元件,制作于该叠合层中;至少一线路结构,位于该叠合层之一表面上,且该线路结构包括一主线与多个分支,其中该主线具有一第一端与一第二端,该第一端连接于一参考平面与该内埋式电子元件其中之一,而该第二端藉由该些分支分别连接于该参考平面与该内埋式电子元件之另一;一焊罩层,配置于该叠合层之该表面,且该焊罩层具有一开口,用以暴露出该线路结构中的该些分支,该电感线的形成方法包括:选择该些分支其中之一,被选择之该分支将该主线划分为一第一部份与一第二部份,其中该第一部份位于被选择之该分支与该第一端之间,而该第二部份位于被选择之该分支与该第二端之间;以及切断该第二部份主线与被选择之该分支之间的连接,并且切断其他分支与该第一部份主线之间的连接,以使该被选择之分支与该第一部份主线形成一电感线。如申请专利范围第6项所述之线路基板,其中该焊罩层更暴露出与该些分支相连的一部份该主线。如申请专利范围第6项所述之电感线的制作方法,其中该参考平面为一接地面。如申请专利范围第6项所述之电感线的制作方法,其中该叠合层包括多个介电层与至少一导电层,该导电层位于两相邻之介电层之间。如申请专利范围第6项所述之电感线的制作方法,其中该内埋式电子元件与该线路结构构成一滤波器。如申请专利范围第6项所述之电感线的制作方法,其中切断该主线与该些分支间之连接的方法包括经由该焊罩层的开孔对其所暴露的该主线与该些分支进行雷射切割。一种线路基板,包括:一叠合层;一内埋式电子元件,位于该叠合层中;至少一线路结构,位于该叠合层之一表面上,该线路结构包括一主线与多个线段,且该主线与该些线段沿一走线方向配置,该走线方向由该内埋式电子元件延伸至一参考平面,而该主线连接于该参考平面与该内埋式电子元件其中之一,其中两相邻线段之间具有一第一空白区,且每一线段与其所对应的该参考平面或该内埋式电子元件之间具有一第二空白区;以及一焊罩层,配置于该叠合层之该表面,该焊罩层具有一开口,且该开口至少暴露出该些第一空白区与该些第二空白区,以导通该些第一空白区与该些第二空白区。如申请专利范围第12项所述之线路基板,其中该开口更进一步暴露出该些线段。如申请专利范围第12项所述之线路基板,其中该叠合层包括多个介电层与至少一导电层,该导电层位于两相邻的介电层之间。如申请专利范围第12项所述之线路基板,其中该参考平面为一接地面。如申请专利范围第12项所述之线路基板,其中该内埋式电子元件与该线路结构构成一滤波器。一种电感线的制作方法,适用于一线路基板,该线路基板包括:一叠合层;一内埋式电子元件,位于该叠合层中;至少一线路结构,位于该叠合层之一表面上,该线路结构包括一主线与多个线段,且该主线与该些线段沿一走线方向配置,该走线方向由该内埋式电子元件延伸至一参考平面,而该主线连接于该参考平面与该内埋式电子元件其中之一,其中两相邻线段之间具有一第一空白区,且每一线段与其所对应的该参考平面或该内埋式电子元件之间具有一第二空白区;一焊罩层,配置于该叠合层之该表面,该焊罩层具有一开口,且该开口至少暴露出该些第一空白区与该些第二空白区,该电感线的形成方法包括:选择该些线段其中之一;以及导通该被选择的线段所对应的该第二空白区,并且导通该被选择的线段与该主线之间的该些第一空白区,以使该被选择的线段、该主线以及该被选择的线段与该主线之间的其他线段连成一电感线。如申请专利范围第17项所述之电感线的制作方法,其中该参考平面为一接地面。如申请专利范围第17项所述之电感线的制作方法,其中该叠合层包括多个介电层与至少一导电层,该导电层位于两相邻之介电层之间。如申请专利范围第17项所述之电感线的制作方法,其中该内埋式电子元件与该线路结构构成一滤波器。如申请专利范围第17项所述之电感线的制作方法,其中导通该些第一空白区与该些第二空白区的方法包括经由该焊罩层的开孔填入一导电材料于该些第一空白区与该些第二空白区内。如申请专利范围第17项所述之电感线的制作方法,其中该导电材料包括焊料。
地址 高雄市楠梓加工出口区经三路26号