发明名称 |
支持同时多线程的超长指令字处理器结构 |
摘要 |
本发明提出一种支持同时多线程的超长指令字处理器结构,包括:相互并行的至少两个指令处理流水线结构,其中,每个所述指令处理流水线结构包括:指令获取模块,用于获取指令信息;指令分发模块,用于接收指令获取模块获取的指令信息并进行分配;指令执行模块,包括指令执行单元A、D、M和F,其中,指令执行单元A、D、M和F用于执行指令信息;通用寄存器堆用于存储相应执行单元A、M和D的执行结果;浮点寄存器堆,用于存储相应执行单元D和F的执行结果;和控制寄存器堆。通过该结构能够更充分的利用处理器的资源,增强了线程的访问效率,提高处理器的处理速度。 |
申请公布号 |
CN102004719A |
申请公布日期 |
2011.04.06 |
申请号 |
CN201010547535.2 |
申请日期 |
2010.11.16 |
申请人 |
清华大学 |
发明人 |
何虎;白无 |
分类号 |
G06F15/80(2006.01)I;G06F9/38(2006.01)I |
主分类号 |
G06F15/80(2006.01)I |
代理机构 |
北京清亦华知识产权代理事务所(普通合伙) 11201 |
代理人 |
张大威 |
主权项 |
一种支持同时多线程的超长指令字处理器结构,其特征在于,包括:相互并行的至少两个指令处理流水线结构,其中,每个所述指令处理流水线结构包括:指令获取模块,所述指令获取模块用于获取指令信息;与所述指令获取模块对应的指令分发模块,所述指令分发模块用于接收所述指令获取模块获取的指令信息并进行分配;与所述指令分发模块对应的指令执行模块,所述指令执行模块包括多个指令执行单元,其中,所述指令执行单元为指令执行单元A、指令执行单元D、指令执行单元M和指令执行单元F,其中,所述指令执行单元A、指令执行单元D、指令单元M和指令执行单元F用于执行所述指令分发模块分发的相应指令信息,以得到执行结果;通用寄存器堆,所述通用寄存器堆用于存储相应执行单元A、执行单元M和执行单元D的执行结果;浮点寄存器堆,所述浮点寄存器堆用于存储相应执行单元D和执行单元F的执行结果;和控制寄存器堆,所述控制寄存器堆用于存储指令的控制信号,其中,所述控制信号控制指令的执行方式。 |
地址 |
100084 北京市100084-82信箱 |