| 发明名称 | 半导体集成电路装置的制造方法 | ||
| 摘要 | 由于在受光部上形成开口部用的抗蚀剂膜上产生裂纹，使得至无意图的部分的层间绝缘膜被蚀刻。为了对此进行防范，将用作蚀刻掩模的抗蚀剂图案的形状作成使应力分散的形状。由于在将抗蚀剂曝光、显影后实施后烘焙而使抗蚀剂固化，产生应力。为使该应力分散，将抗蚀剂图案的开口部形成为没有角的平面形状。因而，本发明提供一种半导体集成电路装置的制造方法。 | ||
| 申请公布号 | CN101276783B | 申请公布日期 | 2011.04.06 |
| 申请号 | CN200810087611.9 | 申请日期 | 2008.03.25 |
| 申请人 | 三洋电机株式会社;三洋半导体株式会社 | 发明人 | 西胁智弘;兼子一重;山田哲也;野村洋治 |
| 分类号 | H01L21/822(2006.01)I;H01L21/768(2006.01)I;H01L21/311(2006.01)I | 主分类号 | H01L21/822(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 李贵亮 |
| 主权项 | 一种半导体集成电路装置的制造方法，包括：在含有受光部的半导体基板上形成层间绝缘膜的工序；在所述层间绝缘膜上涂敷抗蚀剂的工序；将所述抗蚀剂形成为抗蚀剂图案的工序；将所述抗蚀剂图案固化的工序；和以所述抗蚀剂图案为掩模将所述层间绝缘膜进行蚀刻的工序，所述制造方法的特征在于，在所述抗蚀剂图案上形成：在所述受光部上没有角的平面形状的开口部。 | ||
| 地址 | 日本国大阪府 | ||