发明名称 一种用于FPGA仿真的装置及方法
摘要 本发明公开了一种用于FPGA仿真的装置及方法,所述装置包括,配置模块,将根据随机设计要求确定的报文参数进行配置和保存;激励报文产生模块,输入连接配置模块,用于生成激励报文,并将激励报文送至存储模块;总线接口模块,连接待测FPGA逻辑模块,提供测试FPGA逻辑模块所需的接口和总线;报文比较模块,输入连接存储模块,用于比较激励报文及其经由待测FPGA逻辑模块输出的响应报文,并将比较结果返回存储模块保存;RAM填充器,输入连接配置模块,用于对随机存储器RAM进行内容填充。本发明将待测FPGA逻辑模块对其众多RAM接口进行功能验证的处理时间大大减少,极大的提高了FPGA逻辑仿真验证的效率。
申请公布号 CN101262380B 申请公布日期 2011.04.06
申请号 CN200810093625.1 申请日期 2008.04.17
申请人 中兴通讯股份有限公司 发明人 刘一远
分类号 H04L12/26(2006.01)I;H04L12/56(2006.01)I 主分类号 H04L12/26(2006.01)I
代理机构 信息产业部电子专利中心 11010 代理人 吴永亮
主权项 一种用于FPGA仿真的装置,其特征在于,包括,配置模块、随机存储器RAM、激励报文产生模块、报文比较模块、存储模块和总线接口模块、RAM填充器、脉冲产生模块和仿真采样模块;所述配置模块,将根据随机设计要求确定的报文参数进行配置和保存;配置参数包括:RAM填充器、激励报文产生模块、仿真采样模块和脉冲产生模块内需要配置的参数;RAM填充器的配置参数包括:是否启动本模块、填充起始地址、填充结束地址和填充内容;仿真采样模块的配置参数包括:是否启动本模块、采样模块、采样层次、采样文件大小、采样周期;所述激励报文产生模块,输入连接配置模块,用于生成激励报文,并将激励报文送至存储模块;所述总线接口模块,连接待测FPGA逻辑模块,提供测试FPGA逻辑模块所需的接口和总线;所述报文比较模块,输入连接存储模块,用于比较激励报文及其经由待测FPGA逻辑模块输出的响应报文,并将比较结果返回存储模块保存;所述RAM填充器,输入连接配置模块,用于对随机存储器RAM进行内容填充;所述脉冲产生模块,输入连接配置模块,用于产生控制仿真采样模块的脉冲信号;所述仿真采样模块,输入连接脉冲产生模块和待测FPGA逻辑模块,将采集到的待测FPGA逻辑模块在仿真过程中的采样文件送入存储模块。
地址 518057 广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法务部