发明名称 层叠半导体封装
摘要 一种层叠半导体封装,其能够增加数据存储容量,同时提高数据处理速度。该层叠半导体封装包括:具有芯片选择焊垫和连接焊垫的基板;包含多个半导体芯片的半导体芯片模块,每个芯片包含数据结合焊垫、芯片选择结合焊垫、与该数据结合焊垫电连接的数据再分配单元、以及穿过该数据结合焊垫并与该数据再分配单元连接的数据穿通电极,该半导体芯片被层叠以露出该芯片选择结合焊垫;以及用于将该芯片选择焊垫和该芯片选择结合焊垫电连接的导电引线。
申请公布号 CN101436584B 申请公布日期 2011.04.06
申请号 CN200810002951.7 申请日期 2008.01.11
申请人 海力士半导体有限公司 发明人 金钟薰
分类号 H01L25/00(2006.01)I;H01L25/065(2006.01)I;H01L23/485(2006.01)I;H01L23/488(2006.01)I 主分类号 H01L25/00(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 彭久云
主权项 一种层叠半导体封装,包括:基板,在其上表面上具有芯片选择焊垫和连接焊垫;半导体芯片模块,包括在所述基板的上表面上的多个半导体芯片,每个半导体芯片在其上表面上包括:数据结合焊垫;芯片选择结合焊垫;数据再分配单元,电连接到所述数据结合焊垫;以及多个穿通电极,分别穿通所述每个半导体芯片,与所述基板相邻的半导体芯片中的穿通电极将该半导体芯片上的数据结合焊垫电连接到所述基板上的连接焊垫,除去与所述基板相邻的半导体芯片之外的各半导体芯片的穿通电极将相应的半导体芯片上的数据结合焊垫电连接到在下方相邻的半导体芯片上的数据再分配单元,其中所述半导体芯片被层叠以露出所述芯片选择结合焊垫;以及导电引线,将所述芯片选择焊垫电连接到所述芯片选择结合焊垫。
地址 韩国京畿道