| 发明名称 | 半导体集成电路 | ||
| 摘要 | 本发明提供一种半导体集成电路，具有由时效器件多个地并联而成时效电路和将所述时效电路的输出信号与参考信号进行比较以检测该时效电路的寿命的读出电路，所述时效器件具备非易失性存储器单元，所述非易失性存储器单元具有包括浮栅和控制栅的2层栅结构，其中，通过调整存储在所述存储器中的参考信号的电平，所述多个时效器件中寿命长的时效器件(除去最长寿命的器件)决定全体的寿命，据此能够控制时效器件的寿命的制造偏移，并且能够消除不良位的影响。 | ||
| 申请公布号 | CN1801393B | 申请公布日期 | 2011.04.06 |
| 申请号 | CN200510119499.9 | 申请日期 | 2003.07.08 |
| 申请人 | 株式会社东芝 | 发明人 | 渡边浩志;松澤一也;白田理一郎 |
| 分类号 | G11C11/34(2006.01)I;G11C7/00(2006.01)I;G11C14/00(2006.01)I;G11C16/06(2006.01)I;H01L27/10(2006.01)I | 主分类号 | G11C11/34(2006.01)I |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人 | 王以平 |
| 主权项 | 一种半导体集成电路，包括：把在切断了电源的状态下产生经时变化、在读出时读出的输出信号与时间一起变化的多个时效器件(181、301、351、411)并联而成的时效电路(181c、301c、351c、411c)；以及将所述时效电路的输出信号与参考信号(I0)进行比较的读出电路(355、412)，还包括存储所述参考信号的存储器，通过调整存储在所述存储器中的所述参考信号的电平，来确定所述时效电路的寿命。 | ||
| 地址 | 日本东京都 | ||