发明名称 半导体器件
摘要 本发明以防止在半导体器件的冗长用熔丝切断面发生ESD浪涌,保护内部电路晶体管为目的。本发明半导体器件的特征在于具备:半导体衬底1;在半导体衬底1的表面上形成的场绝缘膜2;在场绝缘膜2上形成的熔丝4;覆盖熔丝4的绝缘膜5;覆盖绝缘膜5,同时在熔丝4上方形成了开口部10的绝缘膜8;以及以在开F部10内露出的方式形成在绝缘膜5上,连接到衬底电位和电源电位中的某一个电位的导电膜7。
申请公布号 CN1750207B 申请公布日期 2011.04.06
申请号 CN200510059177.X 申请日期 2005.03.24
申请人 冲电气工业株式会社 发明人 樋坂胜弘
分类号 H01L23/62(2006.01)I;H01H85/046(2006.01)I 主分类号 H01L23/62(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 11038 代理人 王以平
主权项 一种半导体器件,其特征在于,具备:半导体衬底;在上述半导体衬底的表面上形成的第1绝缘膜;在上述第1绝缘膜上形成的熔丝;覆盖上述熔丝的第2绝缘膜;覆盖上述第2绝缘膜,并且在上述熔丝上方形成了第1开口部的第3绝缘膜;形成于上述半导体衬底中的表面部分,连接到衬底电位或电源电位的高浓度扩散区;在上述第2绝缘膜中以露出上述高浓度扩散区的方式设置的第2开口部;以及以通过上述第2开口部与上述高浓度扩散区电连接、并在上述第1开口部内露出的方式形成在上述第2绝缘膜上的第1导电膜,该第1导电膜经由上述第2开口部和上述高浓度扩散区连接到衬底电位或电源电位,其中,由上述第1导电膜和上述高浓度扩散区形成对冗长用熔丝的ESD保护电路。
地址 日本东京