基于FPGA的Adaline神经网络控制器

摘要

本发明公开了一种基于FPGA的Adaline神经网络控制器，其特征是采用FPGA处理芯片M1，所述FPGA处理芯片M1连接有EPCS4芯片M2、LED阵列电路M3、信号输入接口M4、信号输出接口M5、电压匹配电路M6、有源晶体振荡器电路M7、程序下载接口M8，以及+5V、+3.3V和+1.8V三路稳压电源电路M9；电压匹配电路M6还连接有128×64位点阵式液晶显示屏M10。本发明基于现场可编程门阵列FPGA，有利于提高神经网络计算效率和工作稳定性。

主权项

一种基于FPGA的Adaline神经网络控制器，其特征是采用FPGA处理芯片M1，所述FPGA处理芯片M1连接有EPCS4芯片M2、LED阵列电路M3、信号输入接口M4、信号输出接口M5、电压匹配电路M6、有源晶体振荡器电路M7、程序下载接口M8，以及+5V、+3.3V和+1.8V三路稳压电源电路M9；所述电压匹配电路M6还连接有128×64位点阵式液晶显示屏M10；以所述FPGA处理芯片M1进行信号接收、权值计算、转移函数计算和系统权值的修改；在所述FPGA处理芯片M1的内部设置浮点数加减法器、浮点数乘法器、浮点数除法器、函数发生器、存储器和查找表，用于实现Adaline正向算法以及Widrow‑Hoff学习规则。