| 主权项 |
一种晶片组，包括：一相位频率侦测器，用以根据一第一参考时脉与一第一回授时脉，产生一控制电压；一压控振荡器，用以根据上述控制电压产生一输出时脉；一除频器，用以对一第二回授时脉进行除频，以产生上述第一回授时脉；以及一频率滤除单元，用以估算来自一外部单元之一第三回授时脉的摆动与频率，以便选择性地输出上述输出时脉和上述第三回授时脉中之一者作为上述第二回授时脉。如申请专利范围第1项所述之晶片组，其中当上述第三回授时脉之正摆动次数与负摆动次数相差超过一次时，上述频率滤除单元输出上述输出时脉作为上述第二回授时脉。如申请专利范围第2项所述之晶片组，其中当上述第三回授时脉之频率与一预设频率不同时，上述频率滤除单元输出上述输出时脉作为上述第二回授时脉。如申请专利范围第2项所述之晶片组，其中上述频率滤除单元包括：一多工器，耦接上述输出时脉以及上述第三回授时脉；一具有磁滞比较功能之计数单元，用以计数上述第三回授时脉之正摆动次数与负摆动次数，产生对应之一第一、第二计数值；以及一比较器，用以比较上述第一、第二计数值，当上述第一、第二计数值之差值大于一时，致使上述多工器输出上述输出时脉。如申请专利范围第4项所述之晶片组，其中上述频率滤除单元更包括：一参考计数器，用以产生代表一预设频率之一预设计数值，上述比较器系于上述第一计数值及上述第二计数值中之一者与上述预设计数值之差值大于N时，致使上述多工器输出上述输出时脉，其中N为小于二之整数。如申请专利范围第2项所述之晶片组，其中上述频率滤除单元包括：一多工器，耦接上述输出时脉以及上述第三回授时脉；一史密斯触发电路，用以接收上述第三回授时脉，产生对应之一第一时脉；一第一、第二计数器，用以根据上述第一时脉，取得上述第三回授时脉之正摆动次数与负摆动次数，并产生对应之第一、第二计数值；以及一比较器，用以比较上述第一、第二计数值，当第一、第二计数值之差值大于一时，致使上述多工器输出上述输出时脉。一种晶片组之时脉产生方法，包括：根据一第一参考时脉与一第一回授时脉，产生一输出时脉；将一第二回授时脉进行除频，以便产生上述第一回授时脉；以及接收来自一外部单元之一第三回授时脉，作为上述第二回授时脉；估算上述第三回授时脉的摆动与频率；以及当上述第三回授时脉之正摆动次数与负摆动次数相差超过一次时，改以上述输出时脉作为上述第二回授时脉。如申请专利范围第7项所述之晶片组之时脉产生方法，更包括当上述第三回授时脉之频率与一预设频率不同时，改以上述输出时脉作为上述第二回授时脉。如申请专利范围第8项所述之晶片组之时脉产生方法，更包括于：一既定时间后，重新估算上述第三回授时脉之摆动与频率；以及当上述第三回授时脉之正摆动次数与负摆动次数相差不大于一次，且上述第三回授时脉之频率与上述预设频率大抵上相同时，重新以上述第三回授时脉作为上述第二回授时脉。如申请专利范围第7项所述之晶片组之时脉产生方法，其中估算上述第三回授时脉的摆动与频率之步骤包括：藉由一具有磁滞比较功能之计数单元，计数上述第三回授时脉之正摆动次数与负摆动次数，产生对应之一第一、第二计数值；比较上述第一、第二计数值；以及当上述第一、第二计数值之差值大于一时，以上述输出时脉作为上述第二时脉。如申请专利范围第10项所述之晶片组之时脉产生方法，其中估算上述第三回授时脉的摆动与频率之步骤更包括：比较上述第一计数值及上述第二计数值中之一者与代表预设频率之一预设计数值；以及当上述第一计数值及上述第二计数值中之一者与上述预设计数值间之差值大于N时，以上述输出时脉作为上述第二回授时脉，其中N为不大于二之整数。如申请专利范围第7项所述之晶片组之时脉产生方法，其中产生上述输出时脉之步骤包括：根据上述第一参考时脉与上述第一回授时脉，产生一控制电压；以及根据上述控制电压产生上述输出时脉。一种频率滤除单元，包括：一多工器，耦接来自一晶片组上一时脉产生单元之一输出时脉以及来自一外部单元之一第一回授时脉；以及一判断单元，用以侦测上述第一回授时脉之正摆动次数、负摆动次数以及频率，以便选择性地回授上述输出时脉和上述第一回授时脉中之一者至上述时脉产生单元。如申请专利范围第13项所述之频率滤除单元，其中当上述第一回授时脉之正摆动次数与负摆动次数相差超过一次时，上述判断单元致使上述多工器输出上述输出时脉至上述时脉产生单元。如申请专利范围第14项所述之频率滤除单元，其中当上述第一回授时脉之频率与一预设频率不同时，上述判断单元致使上述多工器输出上述输出时脉至上述时脉产生单元。如申请专利范围第15项所述之频率滤除单元，其中上述判断单元每隔一既定时间会重新侦测上述第一回授时脉之正摆动次数、负摆动次数以及频率，当上述第一回授时脉之正摆动次数与负摆动次数相差不超过一次并且上述第一回授时脉之频率与上述预设频率大抵上相同时，上述判断单元致使上述多工器输出上述第一回授时脉至上述时脉产生单元。如申请专利范围第16项所述之频率滤除单元，其中上述判断单元包括：一计数单元，用以计数上述第一回授时脉之正摆动次数与负摆动次数，产生对应之一第一、第二计数值；以及一比较器，用以比较上述第一、第二计数值，当上述第一、第二计数值之差值大于一时，致使上述多工器停止将上述第一回授时脉至上述时脉产生单元，并将上述输出时脉回授至上述时脉产生单元。如申请专利范围第17项所述之频率滤除单元，更包括：一参考计数器，用以产生代表上述预设频率之一预设计数值，并且上述比较器系于上述第一计数值及上述第二计数值中之一者与上述预设计数值之差值大于N时，致使上述多工器停止将上述第一回授时脉至上述时脉产生单元，并将上述输出时脉回授至上述时脉产生单元，其中N为不大于二之整数。如申请专利范围第18项所述之频率滤除单元，其中当上述第一计数值、上述第二计数值与上述预设计数值中之任二者间之差值不大于一时，上述比较器致使上述多工器停止将上述输出时脉至上述时脉产生单元，并将上述第一时脉回授至上述时脉产生单元。如申请专利范围第19项所述之频率滤除单元，上述判断单元更包括一重置单元，用以重置上述计数单元，以便重新侦测上述第一回授时脉之正摆动次数、负摆动次数以及频率。如申请专利范围第16项所述之频率滤除单元，其中上述判断单元包括：一史密斯触发电路，用以接收上述第一回授时脉，产生对应之一第一时脉；一第一、第二计数器，用以根据上述第一时脉，分别计数上述第一回授时脉之正摆动次数与负摆动次数并产生对应之第一、第二计数值；以及一比较器，用以比较上述第一、第二计数值，当第一、第二计数值之差值大于一时，致使上述多工器停止将上述第一回授时脉至上述时脉产生单元，并将上述输出时脉回授至上述时脉产生单元。 |
