发明名称 |
半导体集成电路及其制造方法 |
摘要 |
一种半导体集成电路及其制造方法,其可以实现较高的制造成品率,并且补偿CMOS型SRAM的MOS晶体管的阈值电压的标准离差。在SRAM的信息保存工作和写入工作和读出工作的任一有源模式下,对SRAM存储单元的MOS晶体管的衬底(阱)施加衬底偏压(Vbp、Vbn)。首先,测定SRAM的PMOS和NMOS的晶体管的阈值电压。根据测定结果,编程控制存储器(Cnt_MM1、2)的控制信息(Cnt_Sg1、2)。利用程序调整衬底偏压(Vbp、Vbn)的电平,CMOS型SRAM的MOS晶体管的阈值电压的标准离差被控制在规定的误差范围内。相对于施加给MOS晶体管的源极的工作电压,对MOS晶体管的衬底施加反偏置、或者极弱正偏置的衬底偏压。 |
申请公布号 |
CN101206919B |
申请公布日期 |
2011.03.30 |
申请号 |
CN200710186826.1 |
申请日期 |
2007.11.22 |
申请人 |
瑞萨电子株式会社 |
发明人 |
山冈雅*;长田健一;小松成亘 |
分类号 |
G11C11/417(2006.01)I;H03K19/0948(2006.01)I;H01L27/02(2006.01)I |
主分类号 |
G11C11/417(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
王茂华 |
主权项 |
一种半导体集成电路,在芯片内部包括CMOS型内置SRAM,所述CMOS型内置SRAM的存储单元包括一对驱动NMOS、一对负载PMOS和一对传输NMOS,所述半导体集成电路还包括:内置SRAM用控制开关,至少在信息保存工作、写入工作和读出工作的任一有源模式下,分别向所述CMOS型内置SRAM的多个PMOS的N阱和多个NMOS的P阱提供PMOS衬底偏压和NMOS衬底偏压;以及内置SRAM用控制存储器,存储内置SRAM用控制信息,该控制信息指示是否从所述内置SRAM用控制开关分别向所述CMOS型内置SRAM的所述多个PMOS的所述N阱和所述多个NMOS的所述P阱提供所述PMOS衬底偏压和所述NMOS衬底偏压。 |
地址 |
日本神奈川县 |