发明名称 | Q值改善的具有硅贯通孔围篱的芯片上电感器 | ||
摘要 | 一种提供芯片上电感器的绝缘的半导体结构,此半导体结构包含一半导体基材、形成于第一半导体基材上的一个或多个芯片上电感器、在一个或多个芯片上电感器的近处形成贯穿第一半导体基材的多个硅贯通孔、以及将多个硅贯通孔中至少一者耦合接地的一个或多个导体,其中,多个硅贯通孔提供一个或多个芯片上电感器的绝缘。 | ||
申请公布号 | CN101404281B | 申请公布日期 | 2011.03.30 |
申请号 | CN200810111031.9 | 申请日期 | 2008.05.29 |
申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 杨立群;杨明达;许昭顺 |
分类号 | H01L27/04(2006.01)I | 主分类号 | H01L27/04(2006.01)I |
代理机构 | 北京康信知识产权代理有限责任公司 11240 | 代理人 | 章社杲;吴贵明 |
主权项 | 一种半导体装置,包含:一第一半导体基材;一个或多个芯片上电感器,形成于所述第一半导体基材上;多个第一硅贯通孔,配置成一围绕形式环绕所述一个或多个芯片上电感器并贯穿所述第一半导体基材;一个或多个第一导体,将所述多个第一硅贯通孔中的至少一个硅贯通孔耦合接地;一第二半导体基材,堆叠在所述第一半导体基材的顶上;多个第二硅贯通孔,也配置成一围绕形式环绕所述一个或多个芯片上电感器并贯穿所述第二半导体基材;一第一介电材料,含有直接夹在所述第一半导体基材及第二半导体基材之间的所述一个或多个芯片上电感器;以及一第二介电材料,直接夹在所述第一介电材料与第二半导体基材之间;其中,所述多个第一硅贯通孔及所述多个第二硅贯通孔提供与所述一个或多个芯片上电感器的绝缘。 | ||
地址 | 中国台湾新竹市 |